[发明专利]异物除去装置、异物除去方法

说明书

技术领域

本发明涉及将附着于半导体芯片的异物除去的异物除去装置、异物除去方法。

背景技术

在专利文献1中公开了将附着于物品的异物除去的技术。该物品放置在传送器（conveyor）上通过呈隧道（tunnel）状形成的带电物。而且，附着于该物品的异物吸附于带电物。

在专利文献2中公开了如下内容：对搬送臂施加与异物相反极性的电压，使带电的异物吸附到板状构件。

在专利文献3中公开了如下内容：对电极施加正或负的电压，使带电的异物附着到绝缘体层。

现有技术文献

专利文献

专利文献1：日本特开昭58-51522号公报；

专利文献2：日本特开平11-87457号公报；

专利文献3：日本特开2011-99156号公报。

在考虑将半导体芯片作为物品的情况下，在半导体芯片的侧面和背面附着在制造工艺或切割（dicing）工序中产生的异物。为了提高成品率，需要除去这些异物。但是，在专利文献1所公开的技术中，由于半导体芯片的背面整个面与传送器相接触，所以，不能除去半导体芯片的侧面和背面的异物。此外，在专利文献2所公开的技术中，不能除去半导体芯片的侧面的异物。在专利文献3所公开的技术中，有除去了的异物重新附着到半导体芯片上的危险。

发明内容

本发明是为了解决上述那样的课题而完成的，其目的在于提供一种能除去半导体芯片的侧面和背面的异物的异物除去装置、异物除去方法。

本申请发明提供一种异物除去装置，具备：夹具，具有形成有贯通孔的板和以能个别地收容多个半导体芯片的方式形成在该板上的框；异物吸附构件，具有第一带电部和第二带电部，该第一带电部具有第一平坦面，该第二带电部与该第一带电部绝缘并且具有与该第一平坦面构成一个平面的第二平坦面；带电单元，使该第一平坦面带电为正，使该第二平坦面带电为负；滑动单元，使该夹具的该贯通孔和该第一平坦面以及该第二平坦面空开一定间隔并且对置，使该夹具和该异物吸附构件的一方相对于另一方滑动，该贯通孔形成在该框隔开的每一个区域。

本申请发明提供一种异物除去方法，具备：在具有形成有贯通孔的板和以能个别地收容多个半导体芯片的方式形成在该板上的框的夹具的该板上，以半导体芯片的背面从该贯通孔露出的方式放置该半导体芯片的工序；由带电单元使第一带电部的第一平坦面带电为正，使与该第一带电部绝缘的第二带电部的第二平坦面带电为负的带电工序；在该带电工序之后，由滑动单元使该半导体芯片的背面和该第一平坦面以及该第二平坦面空开一定间隔并且对置，使该夹具和该第一平坦面以及该第二平坦面的一方相对于另一方滑动的滑动工序。

根据本发明，能除去半导体芯片的侧面和背面的异物。

附图说明

图1是本发明的实施方式1的夹具的平面图。

图2是图1的部分放大图。

图3是示出在板上放置了半导体芯片的情况的图。

图4是本发明的实施方式1的异物除去装置具备的异物吸附构件的截面图。

图5是示出本发明的实施方式1的异物除去方法的图。

图6是示出利用滑动单元使夹具通过异物吸附构件之上的情况的截面图。

图7是示出本发明的实施方式2的异物除去方法的截面图。

图8是示出摩擦电序（triboelectric series）的表。

图9是示出本发明的实施方式2的异物除去方法的截面图。

图10是示意性地示出本发明的实施方式3的异物除去方法的图。

图11是示出使用清洁器（cleaner）清洁异物吸附构件的情况的截面图。

具体实施方式

实施方式1

本发明的实施方式1的异物除去装置和异物除去方法除去附着于半导体芯片的异物。图1是本发明的实施方式1的夹具的平面图。夹具10具备板12和固定在其上的框14。板12由例如铝等导电性的材料形成。框14是为了个别地收容多个半导体芯片而形成的。框14由PPS树脂等绝缘材料形成，使得多个半导体芯片不电导通。

板12中的用框14包围的区域是设置半导体芯片的设置部16。设置部16通过除去毛刺（burr）或突起的清洗或研磨而平坦地形成，不会对半导体芯片的背面造成损伤。另外，在板12的外周部分，作为板12的定位单元，形成有端面18a和孔18b。