[发明专利]具有图案化表面、图案化侧壁和局部隔离的硅通孔结构

说明书

【技术领域】

本发明涉及硅芯片的硅通孔结构，特别涉及使用图案化表面和图案化侧壁来提升局部隔离层沉积于硅芯片主体的粘附力，更涉及使用局部隔离来提高局部隔离层的可靠性。

【背景技术】

因为功能性增加的竞争需求以及越来越小的电子产品的竞争需求，迫使器件生产商要发明出更加复杂的封装设计，所以对于半导体器件来说，封装需求变得越来越严格。特别是，器件小型化的需求不断增加，已经使得封装生产商进行多芯片的垂直集成（vertical integration）以减小整个封装的尺寸，使得最终的电子产品能够更小。例如“系统级封装（system-in-package）”设计已经用于CMOS图像传感器以及相关的数字信号处理器和存储器芯片。为了电连接在这些垂直集成封装里的芯片，首先在硅芯片上形成硅通孔（TSV）并把这些TSV填充满导体，导体连接到每个芯片下面的焊球凸点（solder bump）上。

因为硅芯片主体是半导电的，在填充导体入TSV之前，需要隔离TSV。类似地，TSV周围的硅表面以及其上的导体也需要隔离。为了隔离TSV和周围的硅表面，有一个方法是通过使用大约300°C的高温过程沉积一层氧化硅。但是，该高温过程会影响已经存在在硅芯片上的集成电路，降低电路的可靠性，有时还会损坏电路。而且，高温过程成本非常贵。另外一个不涉及高温的方法是沉积一层隔离层，通常是聚合物层，是通过将液体聚合物施用在TSV和周围硅表面上。

美国专利8,049,327披露了一种方法，在TSV侧壁采用齿状表面（scalloped surface）来减少脱层（delamination）的发生。使用齿状表面的结果是，侧壁上有许多相互连接的同心环。因此侧壁的表面面积增加了，所以增强了聚合物层到侧壁的粘附力。但是，使用齿状表面的布置并不能直接适用于TSV周围的硅表面是平坦的。

一种增加聚合物层到侧壁粘附力的方法是基于二维毯式蚀刻的表面粗糙化，如对硅表面进行反应离子蚀刻（RIE）、深反应离子蚀刻（DRIE）和湿蚀刻。由于很难控制硅芯片粗糙化的均匀度，对于某些系统级封装，聚合物层的粘附力可靠性很难保证。

因此需要有改良的方法，能提高聚合物层或隔离层到硅表面的粘附力。

【发明内容】

本发明披露了一种为硅芯片的第一侧和第二侧之间提供电通路的硅通孔（TSV）结构。第一侧有第一侧表面，第二侧有第二侧表面。TSV结构包括一个从所述第一侧表面延伸到所述第二侧表面穿透芯片的通孔，其在第一侧表面有第一端，在第二侧表面有第二端。一局部隔离层沉积在通孔侧壁上和第一端周围的部分第一侧表面上。TSV结构还包括多个密集的微结构，其被安排成非随机图案，并被制作在所述第一端周围的至少部分第一侧表面上，所述局部隔离层覆盖于所述微结构上，用于提高局部隔离层沉积于芯片的粘附力。大部分微结构的深度至少为1μm。

优选地，大部分微结构的宽度是在2μm和4μm之间。优选地，局部隔离层是由聚合物材料构成。通孔可以是锥形的或垂直的。通孔侧壁可以包括多个台阶或齿形，用于增加侧壁和沉积在其上的局部隔离层之间的粘附力，其中大部分台阶和大部分齿形的深度大于1μm。

优选地，有一导电层沉积在局部隔离层上，完全覆盖但不接触通孔侧壁和被局部隔离层覆盖的那部分第一侧表面，其中沉积在第一侧表面上的局部隔离层的外边界和第一侧表面上的导电层的外边界对齐。优选地，导电层是由金属构成。

优选地，TSV结构还包括一保护层，其沉积在导电层上，以覆盖导电层和局部隔离层。保护层可以由聚合物材料构成。

优选地，TSV结构还包括一软保护材料，其沉积在第一侧表面上并贴附于沉积在第一侧表面上的局部隔离层的外边界和第一侧表面上的导电层的外边界，以保护局部隔离层和导电层的边缘免受暴露。

可选地，沉积在第一侧表面上的局部隔离层的外边界与围住多个微结构的最小外边界对齐。

通孔的第二端可以被位于第二侧表面上的一金属焊盘覆盖，使得导电层与金属焊盘连接，从而形成第一侧和第二侧之间的电通路。