[发明专利]主动元件阵列基板及其电路堆叠结构

说明书

技术领域

本发明有关于一种电路堆叠结构，且特别是有关于一种主动元件阵列基板的电路堆叠结构。

背景技术

图1为已知一种主动元件阵列基板10的局部上视图。如图1所示，此主动元件阵列基板10包含一玻璃基板20、一驱动芯片30、多条数据线40与多条扫描线50。数据线40、扫描线50与驱动芯片30皆配置于玻璃基板20上。此驱动芯片30一方面耦接数据线40与扫描线50，另一方面透过玻璃基板20上的一过渡线路区60连接一可挠式电路板接垫区80。过渡线路区60位于驱动芯片30与可挠式电路板接垫区80之间，其内的走线延续自可挠式电路板接垫区80到驱动芯片30的走线，以便交换信号于驱动芯片30与可挠式电路板接垫区80之间。然而，因为过渡线路区60无任何防刮设计，因此时常有刮伤问题产生。

图2为图1的2-2剖面图。如图2所示，具体而言，过渡线路区60包含一电路堆叠结构70，配置于玻璃基板20（glass）上，其由下至上依序包含一绝缘层71（GI）、一导线层72（metal）与一保护层75（passivation）。导线层72包含多个间隔配置于绝缘层71上的金属线73，保护层75覆盖于导线层72上。由于任二相邻金属线73之间具有间隙74，使得形成保护层75时，保护层75会依据各金属线73与其间隙74的凹凸特征而分别成型对应的隆起部76与凹陷部77。

然而，由于此电路堆叠结构70上的隆起部76与凹陷部77彼此存在着若干形式上的差异，例如高低落差不同或接触面积不同的差异，使得此过渡线路区60的保护层75遭受硬物划过时，容易导致凹陷部77形成受力集中点，或者，隆起部76承受过大的摩擦力，如此，将无法有效保护导线层72线路，且提高导线层72被破坏的风险，进而增加制造或维修成本。

发明内容

本发明提供一种主动元件阵列基板及其电路堆叠结构，用以极小化此过渡线路区上的隆起部与凹陷部彼此存在的差异，例如高低落差或接触面积不同的差异，以降低此过渡线路区上遭受硬物划过所产生的破坏力，降低其内线路遭受破坏的风险。

在本发明的一实施方式中，此种主动元件阵列基板包含一玻璃基板、一驱动芯片、一可挠式电路板接垫区、一过渡线路区。驱动芯片配置于玻璃基板上。可挠式电路板接垫区配置于玻璃基板上。过渡线路区介于驱动芯片与可挠式电路板接垫区之间，包含一电路堆叠结构。电路堆叠结构沿玻璃基板表面分为多个交替排列的第一区域与第二区域。电路堆叠结构包含一第一导线层、多个第一撑持部与一保护层。第一导线层叠设于玻璃基板上，包含多个间隔配置的第一金属线。各第一金属线与其中一第一区域的区域范围相符，且连接可挠式电路板接垫区与驱动芯片。任二相邻的第一金属线间的间隙的区域范围与其中一第二区域的区域范围相符。第一撑持部分别配置于第二区域内，且与第一金属线、可挠式电路板接垫区以及驱动芯片电性绝缘。保护层覆盖于第一导线层与第一撑持部上。如此，通过第一撑持部的支撑，保护层位于第一区域的顶面与保护层位于第二区域的顶面齐平。

由于这些第一撑持部被埋设于任二相邻的第一金属线间的间隙内，使得保护层形成后，保护层位于第二区域的顶面大致与保护层位于第一区域的顶面等高，尽可能垫高前述已知结构中于对应任二相邻金属线之间所分别产生的凹陷部，以致缩小了前述已知结构中隆起部与凹陷部彼此存在的高低落差。如此，便可消除前述已知结构中此过渡线路区上的凹陷部会形成受力集中点的特征，进而保护线路减少刮伤风险，以提高合格率。

在本发明的另一实施方式中，此种主动元件阵列基板包含一玻璃基板、一驱动芯片、一可挠式电路板接垫区、一过渡线路区。驱动芯片配置于玻璃基板上。可挠式电路板接垫区配置于玻璃基板上。过渡线路区介于驱动芯片与可挠式电路板接垫区之间，包含一电路堆叠结构。电路堆叠结构包含一第三绝缘层、一第一导线层、多个第六撑持部与一保护层。第三绝缘层位于玻璃基板上。第一导线层叠设于玻璃基板上，包含多个间隔配置的第一金属线，各第一金属线连接可挠式电路板接垫区与驱动芯片。第六撑持部呈狭长状，平行地排列于第三绝缘层上，且与第一金属线、可挠式电路板接垫区以及驱动芯片电性绝缘。保护层覆盖于第一导线层与第六撑持部上，以致保护层的一顶面形成多个对齐这些第六撑持部的凸部。

由于这些第六撑持部被间隔地埋设于电路堆叠结构中，利用这些第六撑持部的段差可于形成后的保护层顶面形成凹凸不平表面，故，缩小了前述已知结构中隆起部与凹陷部彼此存在的摩擦度不一致的差异，因而可借此降低硬物划过所产生的摩擦力，保护线路减少刮伤风险，以提高合格率。