[发明专利]阵列基板及其制作方法、显示装置

说明书

技术领域

本发明涉及液晶显示技术领域，具体可以涉及一种阵列基板及其制作方法，以及一种显示装置。

背景技术

薄膜晶体管液晶显示器（Thin Film Transistor Liquid CrystalDisplay,TFT-LCD）具有体积小、功耗低和无辐射等特点，在当前的平板显示器市场占据了主导地位。对于TFT-LCD来说，阵列基板的结构及其制造工艺决定了产品的性能、成品率和价格。

阵列基板行驱动（Gate Driver on Array，GOA）是当前TFT-LCD中一种高技术水平设计，是直接将栅极驱动电路制作在阵列基板上，来代替由外接硅片制作的驱动芯片的一种工艺技术。

与传统的COF工艺相比，GOA技术不但可以节省成本，还可以省去Gate（栅极线）方向Bonding（焊接）的工艺，降低产品工艺成本，同时还可提高面板的高集成度。

目前GOA驱动的阵列基板制造工艺主要存在着以下不足：

GOA区域中的薄膜晶体管（TFT）连接区域中，部分薄膜晶体管的栅极需要和另一部分薄膜晶体管的源漏极之一进行连接，但是薄膜晶体管的栅极（由栅金属层制作，Gate metal）和源极（数据线金属层，Data metal）连接孔处的ITO（透明导电层层）容易发生断裂，这将导致TFT-LCD出现AD(Abnormal Display，异常显示)。而且，目前常采用的工艺是先进行钝化层沉积，然后刻蚀出相应的孔，再沉积ITO，钝化层绝缘性较好，而且在进行钝化层过孔刻蚀时，容易产生倒角，如果钝化层上的ITO发生断裂，会直接影响产品性能。

另外，GOA区域中薄膜晶体管（TFT）的沟道容易发生过刻，从而导致channel open（沟道断开），发生过刻的原因可能与有源半导体层厚度，欧姆接触层厚度，SDT Mask（源漏层曝光）后沟道处PR halftone（光刻胶部分曝光）厚度，PRAshing（光刻胶灰化）时的均匀度以及欧姆接触层n+（电子浓度高）区域在刻蚀时的刻蚀均匀度，等等原因。因此，要避免channel open现象，需要考虑的因素非常多。目前虽然可以通过调整PR halftone厚度来改善，但是每次进行SDT Mask时，由于曝光机的稳定性问题，一般都需要重新调整曝光速度来确认，如果PR halftone厚度太厚，还容易造成channel bridge现象。

发明内容

本发明实施例提供一种阵列基板及其制作方法，以及一种显示装置，从而即可减少阵列基板GOA区域中，薄膜晶体管连接区域的透明导电层发生断裂（ITO open）的情况，又可避免阵列基板GOA区域中，薄膜晶体管发生沟道断开（Channel open）的现象。

本发明提供的技术方案如下：

本发明实施例提供了一种阵列基板，包括设置于阵列基板上的阵列基板行驱动GOA区域，其中GOA区域包括薄膜晶体管和薄膜晶体管连接区域，所述薄膜晶体管连接区域包括：

第一薄膜晶体管的栅极引出区，第二薄膜晶体管的源漏极引出区；

第一薄膜晶体管的栅极引出区包括设置于基板之上的栅极引线；

第二薄膜晶体管的源漏极引出区包括设置于基板之上的欧姆接触层，欧姆接触层与第一薄膜晶体管的栅极引出区的栅极引线同层设置，且所述欧姆接触层之上设置有源漏极引出线；

设置于基板、栅极引线、欧姆接触层以及源漏极引出线之上的透明导电层；

第一薄膜晶体管的栅极引线与第二薄膜晶体管的源漏极引出线通过所述透明导电层实现连接。

优选的，所述薄膜晶体管连接区域还包括：

设置于透明导电层之上的钝化层。

优选的，所述GOA区域的薄膜晶体管包括：

设置于有源半导体层与欧姆接触层之间的绝缘阻挡层。

优选的GOA区域的薄膜晶体管还包括：

在基板与有源半导体层之间，依次设置有栅极和栅极绝缘层。

优选的，所述GOA区域的薄膜晶体管还包括：

在所述欧姆接触层之上，依次设置有源漏金属层、透明导电层；

且在依次设置的欧姆接触层、源漏金属层、透明导电层中形成有沟道。

优选的，所述GOA区域的薄膜晶体管还包括：

设置于透明导电层之上的钝化层。

本发明实施例还提供了一种阵列基板制作方法，包括：

形成阵列基板行驱动GOA区域；

所述GOA区域包括薄膜晶体管和薄膜晶体管连接区域；