[发明专利]鳍部的制作方法、鳍式场效应晶体管及其制作方法

说明书

技术领域

本发明涉及半导体制造领域，尤其涉及一种鳍部的制作方法、鳍式场效应晶体管及其制作方法。 

背景技术

随着半导体工艺技术的不断发展，随着工艺节点逐渐减小，后栅（gate-last）工艺得到了广泛应用，来获得理想的阈值电压，改善器件性能。但是当器件的特征尺寸（CD，Critical Dimension）进一步下降时，即使采用后栅工艺，常规的MOS场效应管的结构也已经无法满足对器件性能的需求，多栅器件作为常规器件的替代得到了广泛的关注。 

鳍式场效应晶体管（Fin FET）是一种常见的多栅器件，图1示出了现有技术的一种鳍式场效应晶体管的立体结构示意图。如图1所示，其包括：半导体衬底10，所述半导体衬底10上形成有凸出的鳍部14，鳍部14一般是通过对半导体衬底10刻蚀后得到的；介质层11，覆盖所述半导体衬底10的表面以及鳍部14的侧壁的一部分；栅极结构12，横跨在所述鳍部14上，覆盖所述鳍部14的顶部和侧壁，栅极结构12包括栅介质层（图中未示出）和位于栅介质层上的栅电极（图中未示出）。对于Fin FET，鳍部14的顶部以及两侧的侧壁与栅极结构12相接触的部分都成为沟道区，即具有多个栅，有利于增大驱动电流，改善器件性能。 

更多关于鳍式场效应晶体管的结构及形成方法请参考专利号为“US20110068405A1”的美国专利。 

但是，现有技术在刻蚀形成鳍式场效应晶体管的鳍部过程中，其高度及形状难以控制，不利于对沟道施加拉应力或压应力，造成鳍式场效应晶体管 的响应速度过慢。 

发明内容

本发明解决的问题是提出一种新的鳍部的制作方法、鳍式场效应晶体管及其制作方法，以改善现有的鳍部高度及形状难以控制，不利于对沟道施加拉应力或压应力，造成鳍式场效应晶体管的响应速度过慢。 

为解决上述问题，本发明提供一种鳍部的制作方法，包括： 

在半导体衬底上形成图形化的硬掩膜层； 

在所述图形化的硬掩膜层的侧壁形成侧墙； 

以所述侧墙为掩膜，对所述半导体衬底进行第一刻蚀形成逐渐变窄的沟槽； 

在所述沟槽内填入氧化硅，而后去除沟槽内的部分氧化硅，并保留部分高度的氧化硅； 

去除所述侧墙，以所述硬掩膜层为掩膜对所述沟槽进行第二刻蚀以得到鳍式场效应晶体管的鳍部，所述鳍部位于沟槽开口处与底部处的侧壁分别与所述半导体衬底平面所成角度的范围为80度-85度、70度-80度。 

可选地，所述硬掩膜层为氮化硅、氧化硅、氮化硅三层结构。 

可选地，所述图形化的硬掩膜层采用自对准双重曝光工艺形成。 

可选地，保留的氧化硅的高度与去除的氧化硅的高度之比范围为：1-1:2。 

可选地，所述侧墙的宽度与图形化的硬掩膜层的宽度之比范围为：1-1:2。 

可选地，所述侧墙的材质为氮化硅。 

可选地，在所述图形化的硬掩膜层的侧壁形成侧墙，包括：先在所述图形化的硬掩膜层上形成氧化硅层，之后在所述侧壁的氧化硅层上形成氮化硅侧墙。 

可选地，氮化硅侧墙的去除采用热磷酸。 

可选地，第二刻蚀后，去除所述沟槽内保留的部分高度的氧化硅。 

可选地，去除沟槽内的部分氧化硅采用HF酸。 

可选地，去除沟槽内的部分氧化硅的速率为

可选地，所述硬掩膜层在所述第二刻蚀完毕时消耗完毕。 

可选地，去除所述沟槽内的保留的部分高度的氧化硅采用HF酸。 

可选地，去除所述沟槽内的保留的部分高度的氧化硅还采用臭氧。 

可选地，去除所述沟槽内的保留的部分高度的氧化硅的速率为 

本发明还提供一种鳍式场效应晶体管的制作方法，包括： 

在制作完鳍式场效应晶体管的鳍部后，在所述鳍部上预定位置进行离子注入形成源区与漏区，之后在所述源区与漏区之间的沟道区上形成栅极氧化层及栅极。 

相应地，本发明也提供了一种根据上述制作方法形成的鳍式场效应晶体管。 

与现有技术相比，本发明具有以下优点：