[发明专利]气腔式封装结构及方法

说明书

技术领域

本发明涉及一种半导体芯片封装结构及方法，尤指一种适用于高频或高功率半导体组件的气腔式封装结构及方法。

背景技术

半导体芯片制作完成后，须经过封装程序的处理，以提供芯片支撑，并保护芯片不受湿气腐蚀及其它损坏。传统半导体芯片的封装，先将芯片及焊线接合于一承载体上，再以如聚合物等胶材将芯片整个密封住，以保护芯片电路避免遭水气破坏，然而对高频组件而言，传统封装方式会影响组件的高频特性。

气腔式封装方法在芯片与封装外壳间形成一密封气腔，封装体中的介质为气体(真空气体、氮气、一般空气)，可提供芯片高绝缘性能，进而降低功率的损耗，特别适用于高频率和高功率应用，如射频(RF)系统、微波(Microwave)系统、微机电系统(MEMS)、微光机电系统(MOEMS)以及感光组件(如CCD、CMOS等)。

然而传统气腔式封装制程当封装胶材在烘烤固化时，常因为封装体气腔内的气体排出而造成封装胶材破孔，若生产复数个相连封装体，当封装胶材同时烘烤固化时，更会造成封装胶材被气腔内排出的气体压力挤压而溢流至相邻封装体内，进而影响芯片功能，故传统气腔式封装多采用单颗封装的方式以避免破孔及溢胶，封装产率也因此受到限制。

发明内容

本发明的主要目的在于提供一种气腔式封装结构，于复数个相连气腔式封装体之间设置开放式气槽，使封装体在封装胶材固化的过程中，气腔内的气体可从开放式气槽排出，因此能降低封装体胶材破孔机率，并能一次封装复数个封装体，同时提高封装合格率及生产率。

为达上述目的，本发明提供一种气腔式封装结构，包含一承载体(carrier)、复数个芯片(die)、复数条焊线(wire)、复数个墙体(wall)以及一上盖(lid)，其中该承载体具有复数个晶座(die pad)及复数个引脚(lead)；该复数个芯片中的每一芯片接合于一晶座上；该复数条焊线用来电性连结复数个芯片与复数个引脚；该复数个墙体设置于承载体上，以形成复数个腔室，其中每一个腔室容置有至少一晶座及复数个引脚，且每一墙体设有至少一与外界相连通的开放式气槽；而该上盖以封装胶材覆盖黏附于复数个墙体上，以将该复数个腔室密封而形成复数个密闭气腔；在上盖与墙体间的封装胶材固化的过程中，腔室内的气体可从开式气槽排出；该气腔式封装结构经切割即形成复数个具有密闭气腔的封装体。

本发明也提另一种气腔式封装结构，包含一承载体、复数个芯片、复数条焊线以及一上盖，其中该承载体具有复数个晶座及引脚；该复数个芯片中的每一芯片接合于一晶座上；该复数条焊线用来电性连结复数个芯片与复数个引脚；该上盖下方设有复数个腔室，任两个相邻腔室之间设有至少一与外界相连通的开放式气槽；而该上盖以封装胶材覆盖黏附于承载体上，使每一个腔室内覆盖有至少一晶座及复数个引脚，并使该复数个腔室密封而形成复数个密闭气腔；上盖与承载体密封过程中，腔室内的气体可从开式气槽排出；该气腔式封装结构经切割即形成复数个具有密闭气腔的封装体。

此外，本发明提供一种气腔式封装方法，包括以下步骤：

A1.提供一承载体，具有复数个晶座及复数个引脚；

A2.形成复数个墙体于承载体上，以形成复数个腔室，其中每一个腔室容置有至少一晶座及复数个引脚，且每一个墙体上设有至少一与外界相连通的开放式气槽；

A3.提供复数个芯片，其中每一个芯片接合于一晶座上；

A4.提供复数条焊线，焊接于复数个芯片与复数个引脚之间供电性连接；

A5.提供一上盖，涂布封装胶材于该上盖的下或复数个墙体上，将上盖覆盖于复数个墙体上，固化该封装胶材使上盖黏附于复数个墙体上，以使复数个腔室密封而形成具有密闭气腔的复数相连气腔式封装体；

A6.切割该具有密闭气腔的复数相连气腔式封装体，以产生复数个气腔式封装体。

本发明也提供另一种气腔式封装方法，包括以下步骤：

B1.提供一承载体，具有复数个晶座及复数个引脚，并提供复数个芯片，其中每一个芯片接合于一晶座上；

B2.提供复数条焊线，焊接于复数个芯片与复数个引脚之间供电性连接；

B3.提供一上盖，其下方设有复数个腔室，且于任两个相邻腔室之间设有至少一与外界相连通的开放式气槽；

B4.涂布封装胶材于上盖的下或承载体上，盖覆该上盖于该承载体上，使每一腔室内至少有一个晶座及复数个引脚，固化封装胶材使上盖黏附于承载体上，以使该复数个腔室密封而形成具有密闭气腔的复数相连气腔式封装体；