[发明专利]晶体管的结构及其制作方法

说明书

技术领域

本发明涉及一种晶体管结构，特别是涉及一种具有应变硅(strained silicon)的晶体管结构。

背景技术

随着半导体产业的发展，半导体元件的切换速度(switching speed)及其操作电压的表现均具有显著的进展。因此，业界对于金氧半场效晶体管元件(Metal-Oxide-Semiconductor Field Effect Transistor,MOS FET)、双载流子晶体管及其他晶体管元件的效能要求也日益严苛。对于目前的MOS晶体管而言，提升载流子迁移率以增加MOS晶体管的速度已成为目前半导体技术领域中的主要课题。

一般而言，MOS晶体管设置于一半导体基底之上，其至少具有一设置于半导体基底表面上的栅极结构、一源极区域以及一漏极区域，分别位于栅极结构的两侧、一通道区域，设置于栅极结构下方的半导体基底内。通过施加特定的电压于栅极结构时所产生的电容效应，通道区域的电阻值便可以被降低，而使得载流子得以在源极区域以及漏极区域间流通。理论上，由于通道区域的晶格排列会影响在其间流通的载流子速率，因此现行的制作工艺通常会另行在半导体基底上形成一层具有应力的应力层，覆盖住栅极结构、源极区域及漏极区域。通过包覆的特性，应力层固有的应力可以被转移或施加至栅极结构下方的通道区域，以便增加晶体管的运作速度。举例来说，对于一N型MOS晶体管而言，应力层可以是具有一伸张应力的应力层，此伸张应力可以拉大通道区域的半导体基底的晶格排列间隙，进而提升N型MOS晶体管的载流子速率。

随着对MOS晶体管速度的要求不断提升，上述形成应力层的制作工艺步骤已经面临到其极限。对于N型MOS晶体管来说，为了进一步增加施加于通道区域的伸张应力，现行技术通过调整沉积制作工艺参数，以增加伸张应力层的伸张应力。然而，由于伸张应力层的伸张应力具有一最大极限值，例如1.52亿帕(Giga pascals,Gpa)，若应力值大于此极限值时，伸张应力层就会产生断裂，造成晶体管元件良率的降低。

因此，有必要提供一晶体管结构和其制作工艺方法，在不致使应力层发生断裂的前提下，使得应力层的应力更有效地被转移至通道区域。

发明内容

本发明的一目的在于提供一晶体管结构和其制作工艺方法，以解决上述的缺失。

为达上述目的，根据本发明的一较佳实施例，本发明提供一种晶体管的制作方法。首先，提供一半导体基底，其上定义有一第一晶体管区域。于第一晶体管区域内形成至少一晶体管，并施行一低温沉积制作工艺，形成一第一伸张应力层于第一晶体管区域内的晶体管上，其中低温沉积制作工艺的温度不大于摄氏300度。接着施行一高温退火制作工艺，其中高温退火制作工艺的温度高于低温沉积制作工艺的温度至少摄氏150度。最后于第一伸张应力层上形成一第二伸张应力层，其中第一伸张应力层的伸张应力值低于第二伸张应力层的伸张应力值。

根据本发明的另一较佳实施例，本发明提供一种晶体管的制作方法，其步骤包含提供一半导体基底，其上设置有至少一栅极结构。于栅极结构两侧的半导体基底内分别形成一源极区域以及一漏极区域，以及分别形成一第一伸张应力层及一第二伸张应力层，且形成第一伸张应力层的至少一参数不同于形成第二伸张应力层的参数，其中第一伸张应力层具有一厚度最薄的交界部，且第二伸张应力层的应力会集中在交界部。

根据本发明的又一较佳实施例，本发明提供一种晶体管结构。此晶体管包含一半导体基底，其上定义有一第一晶体管区域。至少一栅极结构，设置于第一晶体管区域内。一第一应力层，其包含一包覆栅极结构的弧状部、至少一位于栅极结构侧边的半导体基底上的延伸部，以及一位于弧状部和延伸部间的交界部。其中第一伸张应力层的厚度由弧状部及延伸部往交界部逐渐变薄。一第二伸张应力层，设置于第一伸张应力层之上，以及一源极区域以及一漏极区域，分别位于栅极结构两侧的半导体基底内。

附图说明

图1至图5绘示的是本发明的第一较佳实施例制作金氧半场效晶体管的方法示意图；

图6绘示的是本发明的第二较佳实施例的金氧半场效晶体管的剖面结构示意图；

图7是本发明的另一较佳实施例的金氧半场效晶体管的剖面结构示意图；

图8至图11绘示的是本发明不同较佳实施例的制作金氧半场效晶体管的方法示意图。

主要元件符号说明

10 弧状部12延伸部

14 交界部101 第一晶体管区域

102第二晶体管区域112 栅极