[发明专利]半导体器件及其制造方法以及形成导电部件的方法

说明书

技术领域

本发明涉及半导体器件及其制造方法以及形成半导体器件的导电部件的方法。

背景技术

半导体器件用于各种电子应用中，举例来说，诸如个人电脑、移动电话、数码相机和其他电子设备。通常通过提供工件、在工件上方形成各种材料层和采用光刻来图案化各种层以形成集成电路来制造半导体器件。半导体产业通过不断减小最小部件尺寸来继续提高集成电路的各种电子元件(即，晶体管、二极管、电阻器、电容器等)的集成密度，这容许将更多的元件集成到给定区域中。

在半导体器件中使用诸如金属或半导体的导电材料用于建立集成电路的电连接。多年来，铝用作导电材料金属进行电连接，而二氧化硅用作绝缘体。但是，随着器件尺寸的降低，为了改善器件性能，用于导体和绝缘体的材料已经发生了改变。现在，在一些应用中，铜通常用作导电材料进行互连。在一些设计中已经开始应用低介电常数(k)材料和极低k材料。

本领域中需要用于半导体器件的导电部件的改进制造技术。

发明内容

为了解决上述技术问题，一方面，本发明提供了一种半导体器件，包括：绝缘材料层，设置在工件上方，所述绝缘材料层包含具有约13％以上的碳(C)的含硅材料；以及导电部件，设置在所述绝缘材料层内，所述导电部件包括在其顶面上设置的保护层。

在所述的半导体器件中，所述半导体器件还包括在所述工件上方设置的低介电常数(k)介电材料层，所述低k介电材料层的k值大约小于二氧化硅(SiO₂)的k值，其中，所述绝缘材料层包括在所述低k介电材料层上方设置的保护盖层，并且所述导电部件的一部分还设置在所述低k介电材料层内。

在所述的半导体器件中，所述半导体器件还包括在所述工件上方设置的低介电常数(k)介电材料层，所述低k介电材料层的k值大约小于二氧化硅(SiO₂)的k值，其中，所述绝缘材料层包括在所述低k介电材料层上方设置的保护盖层，并且所述导电部件的一部分还设置在所述低k介电材料层内，其中，所述保护盖层还包含氮(N)。

在所述的半导体器件中，所述半导体器件还包括在所述工件上方设置的低介电常数(k)介电材料层，所述低k介电材料层的k值大约小于二氧化硅(SiO₂)的k值，其中，所述绝缘材料层包括在所述低k介电材料层上方设置的保护盖层，并且所述导电部件的一部分还设置在所述低k介电材料层内，其中，所述保护盖层还包含氮(N)，并且所述保护盖层的总碳氮百分比为至少约50％。

在所述的半导体器件中，所述半导体器件还包括在所述工件上方设置的低介电常数(k)介电材料层，所述低k介电材料层的k值大约小于二氧化硅(SiO₂)的k值，其中，所述绝缘材料层包括在所述低k介电材料层上方设置的保护盖层，并且所述导电部件的一部分还设置在所述低k介电材料层内，其中，所述保护盖层的厚度约为4至200nm。

在所述的半导体器件中，所述绝缘材料层包括低介电常数(k)介电材料层，所述低k介电材料层的k值大约小于二氧化硅(SiO₂)的k值，并且所述低k介电材料层包含分别具有约60％以上的SiC或SiCN的富SiC材料或富SiCN材料。

所述的半导体器件还包括在所述工件上方设置的蚀刻终止层以及在所述蚀刻终止层上方设置的原硅酸四乙酯(TEOS)层，其中，所述绝缘材料层设置在所述TEOS层上方，并且所述导电部件还设置在所述TEOS层内。

所述的半导体器件还包括在所述工件上方设置的蚀刻终止层以及在所述蚀刻终止层上方设置的原硅酸四乙酯(TEOS)层，其中，所述绝缘材料层设置在所述TEOS层上方，并且所述导电部件还设置在所述TEOS层内，其中，所述导电部件还形成在所述蚀刻终止层的至少一部分内。

另一方面，本发明提供了一种制造半导体器件的方法，所述方法包括：在工件上方形成绝缘材料层，所述绝缘材料层包含具有约13％以上的碳(C)的富碳化硅(SiC)材料；图案化所述绝缘材料层；在图案化的绝缘材料层中形成导电部件；以及在所述导电部件的顶面上形成保护层，其中，形成所述保护层包括形成选自基本上由Co、Rh、Ir、Fe、Ni和它们的组合所组成的组的材料。

在所述的方法中，形成所述导电部件包括在所述图案化的绝缘材料层上方形成导电材料以及采用化学机械抛光(CMP)工艺从所述图案化的绝缘材料层的顶面上方去除所述导电材料的多余部分，留下位于所述图案化的绝缘材料层中的导电部件。