[发明专利]一种瞬态电压抑制器及其应用

说明书

技术领域

本发明属于片外集成电路静电防护技术领域，具体涉及一种瞬态电压抑制器及其应用。

背景技术

随着半导体集成电路产业的发展，ESD(Electrostatic Discharge，静电放电)问题一直是该领域令人困扰的难题。做好集成电路的静电防护对一个电子系统的可靠性极其重要。当前电子器件日益趋向小型化、高密度和多功能化，特别是像时尚消费电子和便携式产品等对主板面积要求比较严格的应用，很容易受到静电放电的影响。静电是时时刻刻到处存在的，在60年代，随着对静电非常敏感的MOS器件的出现，静电放电问题也应运而生，到70年代静电放电问题越来越来严重，80～90年代，随着集成电路的密度越来越大，一方面其二氧化硅膜的厚度越来越薄(微米变到纳米)，静电的承受能力越来越低；另一方面，产生和积累静电的材料如塑料，橡胶等大量使用，使得静电越来越普遍存在，仅美国电子工业每年因静电造成的损失达几百亿美元，因此静电破坏已成为电子工业的隐形杀手，是电子工业普遍存在的“硬病毒”，已引起了人们的广泛关注。

目前对于集成电路的ESD防护问题的解决方案，通常有两种，一是在集成电路内部的I/O(输入/输出)接口内制作一个静电放电防护器件；另一方面是在PCB(印刷电路板)上放置瞬态电压抑制器来增加系统的可靠性。对于一个可靠的电子系统，这两级的防护都是必要的。瞬态电压抑制器作为一种板级静电放电防护器件，要求它具有如下特点：较高的静电防护能力，较低的寄生电容值，合适的工作电压、触发电压和钳位电压等等。一般的瞬态电压抑制器的电流电压特性曲线如图1所示。在系统正常工作下对应的电流为漏电流，它的值要足够小。触发电压和最大钳位电压要在ESD窗口内。瞬态电压抑制器的ESD窗口是指系统的工作电压和系统失效时的电压所构成的一个电压范围。在最大钳位电压下达到的峰值电流体现了瞬态电压抑制器的ESD电流泄放能力，即它的鲁棒性。对于传统的瞬态电压抑制器，其结构由普通的齐纳二极管实现，这样导致它的寄生电阻较大，最大钳位电压偏高，难以满足系统的ESD窗口。

公开号为US7579632B2的美国专利公开了一种新颖的工艺，来制造瞬态电压抑制器，改进了传统的瞬态电压抑制器的寄生电阻较大的缺点。但是开发这样一种工艺需要耗费较大的资金。其提出的新型瞬态电压抑制器是基于CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)工艺标准制作的，成本非常低。在标准的CMOS工艺中，主要的ESD防护器件有这样三大类：二极管、GGMOS(Gate Grounded Metal Oxide Semiconductor，栅接地金属氧化物半导体)器件和SCR(Silicon Controlled Rectifier，可控硅)器件。其中二极管触发电压过低，应用范围较小；SCR的防护能力非常好，但是它的维持电压较低，触发电压较高，它的特性曲线有较大的回滞现象，很难直接用于ESD防护。

GGMOS具有较低的触发电压和较高的维持电压，但是防护能力较差；其结构及等效电路如图2所示：GGMOS器件包括一个P衬底101，两个N+有源注入区102～103，一个P+有源注入区104，一个栅105，一个场氧隔离106。MOS管M即表示整个GGMOS器件，P衬底101和两个N+有源注入区102～103构成寄生三极管Q，R代表P衬底101上从N+有源注入区103到P+有源注入区104之间的寄生电阻。GGMOS器件的ESD防护能力主要由寄生三极管Q决定，当ESD脉冲来临时，N+有源注入区102和P衬底101构成的PN结发生雪崩击穿导致寄生三极管Q开启来泄放ESD电流。由于GGMOS器件的中寄生三极管本身比较脆弱，所以GGMOS器件的ESD防护能力较差；但是它有较高的维持电压，不容易发生栓锁，使得该器件广泛应用于集成电路ESD防护领域。

发明内容

针对现有技术所存在的上述技术缺陷，本发明提供了一种瞬态电压抑制器，在具备触发电压低，维持电压高的优良特性基础上，具有较强的ESD防护能力。

一种瞬态电压抑制器，包括：P衬底；

所述的P衬底上嵌设有N阱、第一N+有源注入区和第一P+有源注入区；所述的N阱上嵌设有第二N+有源注入区和第二P+有源注入区；P衬底与N阱的交界处嵌设有第三N+有源注入区；

所述的第二P+有源注入区与第二N+有源注入区和第三N+有源注入区左右相邻；所述的第一N+有源注入区与第三N+有源注入区和第一P+有源注入区左右相邻；