[发明专利]一种发光二极管的外延片及其制造方法

说明书

技术领域

本发明涉及半导体技术领域，特别涉及一种发光二极管的外延片。

背景技术

发光二极管芯片为半导体晶片，是发光二极管的核心组件。发光二极管芯片包括在衬底上生长的外延片、以及在外延片上制作的电极。

其中，外延片主要包括N型层、多量子阱层和P型层，多量子阱层为由量子垒层和量子阱层交替生长形成的多层结构，且量子垒层和量子阱层由不同的材料制成。现有的发光二极管芯片的外延片的量子垒层一般由不掺杂的GaN制成。

在实现本发明的过程中，发明人发现现有技术至少存在以下问题：

现有外延片的多量子阱层中各量子垒层为单层的不掺杂的GaN层，每一层中的原子排列整齐，在量子垒层与相邻的量子阱层交接处会产生晶格失配；而晶格失配将产生压应力，加强了量子阱区极化作用，致使量子阱区的能带弯曲，影响发光二极管的内量子效率；且单层的不掺杂的GaN层，其结晶质量较差，影响了发光二极管的抗静电能力，同时，单层的不掺杂的GaN层自身热阻较大，造成了发光二极管的结温较大，从而降低了发光二极管的寿命。

发明内容

为了提高发光二极管的内量子效率和抗静电能力，降低发光二极管的工作电压和结温，本发明实施例提供了一种发光二极管的外延片及其制造方法。所述技术方案如下：

一方面，本发明实施例提供了一种发光二极管的外延片，所述外延片包括：

衬底层、依次覆盖在所述衬底层上的缓冲层、N型层、多量子阱层和P型层；所述多量子阱层包括若干个量子垒层和若干个与各所述量子垒层相互交替生长的量子阱层，每个所述量子垒层为超晶格结构；所述由不掺杂的GaN层和n型掺杂的Al_xIn_yGa_1-x-yN层交替层叠而成，其中，0≤x＜1，0≤y＜1。

优选地，0.05≤x≤0.3，0≤y≤0.2。

具体地，所述N型层由n型掺杂的GaN制成，所述n型掺杂的Al_xIn_yGa_1-x-yN层的n型掺杂的浓度不高于所述N型层的n型掺杂的浓度。

具体地，所述n型掺杂的Al_xIn_yGa_1-x-yN层的n型掺杂为Si掺杂，所述n型掺杂的Al_xIn_yGa_1-x-yN层的n型掺杂的浓度不高于1×10¹⁸/cm³。

优选地，所述量子垒层的厚度不大于20nm。

优选地，所述不掺杂的GaN层的厚度不大于5nm，所述n型掺杂的Al_xIn_yGa_1-x-yN层的厚度不大于10nm。

可选地，各所述n型掺杂的Al_xIn_yGa_1-x-yN层的所述n型掺杂的浓度不同。

可选地，各所述n型掺杂的Al_xIn_yGa_1-x-yN层的组分含量不同。

可选地，各所述量子垒层的厚度不同。

另一方面，本发明实施例还提供了一种发光二极管的外延片的制造方法，所述方法包括：提供衬底并在所述衬底上依次生长缓冲层、N型层、多量子阱层、以及P型层，所述多量子阱层包括若干个量子垒层和若干个与各所述量子垒层相互交替生长的量子阱层，其中，生长每个所述量子垒层包括：交替层叠生长不掺杂的GaN层和n型掺杂的Al_xIn_yGa_1-x-yN层，每个所述量子垒至少包括四层，其中，0≤x＜1，0≤y＜1。