[发明专利]用于FINFET器件的位错SMT

说明书

技术领域

本发明涉及半导体领域，更具体地，本发明涉及一种用于FINFET器件的位错SMT。

背景技术

随着半导体工业发展到追求较高器件密度、较高性能、以及较低成本的纳米技术工艺节点，来自制造和设计问题的挑战推进了诸如类似鳍式场效应晶体管(FinFET)的三维设计的发展。示例性FinFET通过从衬底延伸的薄“鳍状件”(或鳍结构)制造，例如蚀刻到衬底的硅层。在该垂直鳍状件中形成FET的沟道。在鳍状件之上(例如，包围)提供栅极。将栅极设置在沟道的两侧上是有益的，从而允许从两侧对沟道进行栅极控制。FinFET器件的优点包括减小短沟道效应和较高电流。

由于诸如FinFET的非平面器件固有的复杂性，因此，制造平面晶体管中使用的多个技术在制造非平面器件中不可用。例如，在高性能环境中应用应力记忆技术(SMT)以改进nMOS器件。通过谨慎地控制平面器件沟道的非晶化和重结晶(re-crystallization)，即使应激源被去除，被施加至器件的应力的效果仍然存在。应力效果通过沟道改进电荷移动性，从而改进器件性能。需要一种将SMT应用至三维器件的方法以获得器件性能的类似改进。

发明内容

为了解决现有技术中所存在的问题，根据本发明的一个方面，提供了一种制造半导体器件的方法，包括：接收FinFET前体，所述FinFET前体包括：衬底；鳍状件结构，形成在所述衬底上；隔离区，形成在所述衬底上并且隔离所述鳍状件结构；以及栅极堆叠件，形成在所述鳍状件结构的一部分之上，从而将所述鳍状件结构的源极区与所述鳍状件结构的漏极区相分离，并且在所述源极区和所述漏极区之间形成所述鳍状件结构的栅极区；在所述鳍状件结构、所述隔离区、和所述栅极堆叠件中的每个的至少一部分之上形成应力记忆技术(SMT)保护层；通过注入能量掺杂物质，对所述FinFET前体执行预非晶化注入；对所述FinFET前体执行退火工艺；以及去除所述SMT保护层。

在该方法中，所述方法进一步包括：去除所述鳍状件结构的一部分；以及此后，在所述鳍状件结构的顶部上形成次级源极/漏极区。

在该方法中，将去除所述鳍状件结构的一部分执行至特定深度，并且其中，选择所述特定深度以控制所述次级源极/漏极区中的应力效应的存在。

在该方法中，所述方法进一步包括：在去除所述SMT保护层之后，对所述FinFET前体执行制造工艺。

根据本发明的另一方面，提供了一种半导体器件，包括：衬底，具有表面；鳍状件结构，形成在所述衬底的所述表面之上，所述鳍状件结构具有与所述衬底的所述表面平行的伸长主体、纵轴、以及横轴，其中，所述鳍状件结构具有位错；隔离区，形成在所述衬底的所述表面上并且隔离所述鳍状件结构；以及栅极堆叠件，形成在所述鳍状件结构的一部分之上，从而将所述鳍状件结构的源极区和所述鳍状件结构的漏极区相分离，并且在所述源极区和所述漏极区之间形成所述鳍状件结构的栅极区。

在该半导体器件中：所述位错是第一位错；所述半导体器件进一步包括形成在所述鳍状件结构内的第二位错；并且所述第一位错和所述第二位错不共面。

在该半导体器件中，所述位错平行于所述衬底的所述表面。

在该半导体器件中，所述位错与相应的所述鳍状件结构平行的所述纵轴并且在所述衬底的方向上延伸。

在该半导体器件中，所述位错与相应的所述鳍状件结构平行的所述横轴并且在所述衬底的方向上延伸。

在该半导体器件中，所述鳍状件结构包括第一鳍状件部分和第二鳍状件部分，并且其中，所述第二鳍状件部分是次级源极/漏极区。

在该半导体器件中，所述位错完全形成在所述第二鳍状件部分内。

在该半导体器件中，所述位错形成在所述第一鳍状件部分和所述第二鳍状件部分内。

根据本发明的又一方面，提供了一种半导体器件，包括：衬底，具有表面；凸起器件主体，形成在所述衬底的所述表面之上，所述凸起器件主体包括漏极区、源极区、和位于所述漏极区和所述源极区之间的栅极区，其中，所述凸起器件主体具有与所述衬底的所述表面平行的纵轴和横轴；位错，形成在所述凸起器件主体内；隔离区，形成在所述衬底的所述表面上并且隔离所述凸起器件主体；以及栅极堆叠件，形成在所述凸起器件主体的所述栅极区的一部分之上。

在该半导体器件中，所述位错是第一位错；所述半导体器件进一步包括形成在所述凸起器件主体内的第二位错；所述第一位错和所述第二位错形成在所述凸起器件主体的所述漏极区、所述源极区、和所述栅极区中相同区域内；并且所述第一位错和所述第二位错不共面。