[发明专利]电容结构及其制作方法

说明书

技术领域

本发明涉及集成电路制造领域，特别涉及一种电容结构及其制作方法。

背景技术

在现有的集成电路制造工艺中，电容结构作为一种常见的无源器件，通常利用MIM（Metal-Insulator-Metal）结构实现。请参考图1所示的现有的电容结构示意图，电容结构包括：半导体衬底10，所述半导体衬底10上形成有底部绝缘层20；第一电极30，位于所述底部绝缘层20上，所述第一电极30的材质为铝，厚度范围为8000~20000埃，所述第一电极30作为电容结构的下电极；电容介质层40，位于第一电极30上，所述电容介质层40的材质为氮化硅，厚度范围为200~1000埃，所述电容介质层40作为电容结构的绝缘层；第二电极50，位于所述电容介质层40上，所述第二电极50作为电容的上电极；顶部绝缘层70，覆盖所述底部绝缘层20、第一电极30和和第二电极50，所述顶部绝缘层70内形成有第一互连线61和第二互连线62，所述第一互连线61与第一电极30电连接，所述第二互连线62与第二电极50电连接。

在实际中发现，现有的电容结构的可靠性较差，击穿电压（breakdown voltage）偏低。

发明内容

本发明解决的问题是提供了一种电容结构及其制作方法，解决了现有的电容结构可靠性较差、击穿电压偏低的问题。

为解决上述问题，本发明提供一种电容结构的制作方法，包括：

提供半导体衬底，所述半导体衬底上形成有底部绝缘层；

在所述底部绝缘层上沉积第一金属层；

刻蚀所述第一金属层，形成第一电极；

形成覆盖所述第一电极的电容介质层；

在所述电容介质层上形成第二金属层，所述第二金属层的厚度大于第一金属层的厚度；

刻蚀所述第二金属层，形成第二电极，所述第二电极、电容介质层和第一电极构成电容结构。

可选地，所述第一金属层的厚度范围为500~2000埃。

可选地，所述第二金属层的厚度范围为8000~20000埃。

可选地，所述第一金属层和第二金属层利用沉积工艺制作。

可选地，所述第一金属层利用物理气相沉积工艺制作。

可选地，所述第二金属层利用物理气相沉积工艺或溅射工艺制作。

可选地，所述底部绝缘层的材质为氧化硅。

可选地，所述底部绝缘层的厚度范围为2000~15000埃。

可选地，所述电容介质层的材质为氮化硅，其厚度范围为200~1000埃。

可选地，所述第一金属层的材质为TiN。

可选地，所述第二金属层的材质为铝。

相应地，本发明还提供一种电容结构，包括：

半导体衬底，所述半导体衬底上形成有底部绝缘层；

第一电极，形成于所述底部绝缘层上；

电容介质层，覆盖所述第一电极；

第二电极，所述第二电极的厚度大于第一电极的厚度，所述第二电极、电容介质层和第一电极构成电容结构。

可选地，所述第一电极的厚度范围为500~2000埃。

可选地，所述第二电极的厚度范围为8000~20000埃。

与现有技术相比，本发明具有以下优点：

本发明在半导体衬底上依次形成底部绝缘层、第一电极、电容介质层和第二电极，其中，第一电极、电容介质层和第二电极构成电容结构，第一电极作为电容结构的下电极，第二电极作为电容结构的上电极，由于所述第二电极的厚度大于第一电极的厚度，从而避免了现有的因为下电极表面厚度不均匀或者缺陷引起的电容结构的击穿电压较低的问题，提高了电容结构的可靠性。

附图说明

图1是现有的电容结构示意图；

图2是本发明一个实施例的电容结构的制作方法流程示意图；

图3~图9是本发明一个实施例的电容结构的制作方法剖面结构示意图。

具体实施方式

现有的电容结构的可靠性较差，击穿电压（breakdown voltage）偏低。发明人发现，由于现有技术制作的上电极（图1中的第二电极50）的厚度远小于下电极（图1中的第一电极30），当下电极的厚度不均匀、表面不平整会引起电容结构的击穿电压下降、电容的可靠性降低。为了解决上述问题，本发明提出一种电容结构的制作方法。请参考图2所示的本发明一个实施例的电容结构的制作方法流程示意图。所述方法包括：

步骤S1，提供半导体衬底，所述半导体衬底上形成有底部绝缘层；