[发明专利]SoC衬底及其制造方法

说明书

技术领域

本发明涉及半导体制造领域，尤其涉及一种SoC衬底及其制造方法。

背景技术

随着工业界和学术界对于无线传感器网络芯片研究的不断深入，人们已经开始不满足于仅仅实现无线传感器网络芯片的功能，而是对芯片的成本、体积、封装、集成度等方面提出了越来越迫切的要求。基于这些考虑，SoC（system-on-chip）系统芯片的概念已经被越来越普遍地应用于无线传感器网络芯片的研发中，并日益成为芯片设计的主流趋势。SoC是指一个产品，是一个有专用目标的集成电路，其中包含完整系统并有嵌入软件的全部内容。SoC也有称为″系统芯片集成″，指它是一种技术，用以实现从确定系统功能开始，到软/硬件划分，并完成设计的整个过程。SoC系统芯片所带来的单片系统集成芯片解决方案不仅能够明显增加集成度、减小芯片体积、提高封装密度，而且可以有效降低芯片系统的成本和造价。因此，在当前无线传感器网络的芯片设计中，人们已经越来越多地依赖SoC系统集成概念来设计相关电路并开发新一代的芯片产品。

但是值得指出的是，随着越来越多的系统集成无线传感器网络芯片的开发，SoC系统集成中不同模块衬底间互相串扰以及高频下衬底较大损耗的问题开始显现，并制约着系统集成无线传感器网络芯片的发展，因此，从集成度和成本的考虑出发，在当前大规模生产中普遍采用CMOS工艺来制备各类芯片电路。

然而，在目前的标准CMOS工艺中，为了防止硅基中可能出现的衬底闩锁效应，超大规模集成电路代工厂通常广泛采用重掺杂的体硅芯片。然而重掺杂的体硅芯片带来的低阻衬底使得上述衬底串扰和高频损耗问题显得更加突出，并日益制约着系统集成芯片的发展。

SoC单芯片系统集成的一个特点就是在同一个衬底上制备各种不同的电路，如射频电路、模拟电路和数字电路等等。然而，在典型的CMOS工艺中，如图1所示，由于衬底串扰效应（如箭头所示）的存在，随着电路的工作频率不断提高，当频率接近或超过千兆赫兹(GHz)时，高频噪声产生模块101（如数字电路部分）产生的干扰噪声会通过低阻衬底100传达至对高频噪声敏感模块102（如射频前端部分），并对这些高频噪声敏感模块102性能造成很大的影响，也就直接影响到单片系统集成的无线传感器网络芯片在通讯过程中的稳定性和可靠性，而且衬底串扰效应随着频率的提高变得越来越显著。

现有的SoC衬底制造技术中，通常在体硅衬底中生长多孔硅衬底隔离结构来有效解决低阻衬底串扰，有效抑制系统集成后不同模块间互相串扰的问题，但是在这种方法中一般会在衬底表面的氧化层以及衬底中多孔硅生长之前先形成用于隔离电极的氮化硅隔离层，该氮化硅层的形成增加了工艺步骤和流程，使得整个SoC衬底制造工艺不与标准CMOS工艺兼容，同时将会对SoC衬底的应力产生影响，将增加其机械强度。

发明内容

本发明的目的在于提供一种SoC衬底及其制造方法，形成有效解决低阻衬底串扰的隔离过程中，避免氮化硅层的使用对衬底机械应力的影响，提高与现有标准CMOS工艺的兼容性。

为解决上述问题，本发明提出一种SoC衬底制造方法，包括以下步骤：

提供一体硅衬底，所述体硅衬底包括多个器件区以及位于相邻器件区之间的隔离区；

在所述体硅衬底的正面顶部形成位于隔离区的局部区域的掺杂多晶硅电极；

在所述掺杂多晶硅电极和体硅衬底正面上沉积氧化层；

在所述氧化层中形成位于所述体硅衬底的器件区上方的焊盘；

在所述氧化层上形成钝化层，获得待腐蚀的硅片；

将所述待腐蚀的硅片封装，并将所述待腐蚀的硅片的背面置于一腐蚀液中；

通过所述掺杂多晶硅电极，从所述待腐蚀硅片的背面开始选择性局域生长多孔硅，形成带有多孔硅衬底隔离结构的SoC衬底。

进一步的，所述体硅衬底的厚度为100~400微米。

进一步的，所述体硅衬底的掺杂类型为P型，晶向为<001>。

进一步的，所述掺杂多晶硅电极的厚度为250～500埃。

进一步的，所述氧化层为二氧化硅，厚度为100～300纳米。

进一步的，所述焊盘包括50～80纳米的钛层以及位于钛层上表面的0.8～2微米铝层。

进一步的，相邻焊盘间的间距为100~200微米。

进一步的，所述腐蚀液为体积比为1:2~1:10的40%HF与99.7%酒精的混合液。