[发明专利]一种芯片结构及其制作方法

说明书

技术领域

本发明涉及半导体设计和制作领域，特别涉及一种芯片结构及其制作方法。

背景技术

随着半导体技术的发展，半导体功率器件有向大电流、高电压发展的趋势。但是随着器件工作电压的提高，对芯片终端的耐压要求也越来越高，在现有技术中，要求芯片尺寸足够大。因为芯片施加反偏电压后，有源区中的掺杂区域会将电场逐渐展宽，将电势差加在耗尽区上，从而对芯片起到保护作用。展宽后的电场近似一个平面结，从而使有源区可以比较容易达到较高击穿电压。但是，由于划片道和芯片背面都处在等电位的高电位端，而有源区处在低电位端，因此在芯片表面产生较大的横向压降。为防止芯片表面漏电，有必要在芯片正面设置终端，以将横向压降加在终端之上，从而对位于芯片正面的有源区起到保护作用，否则会因为正面横向漏电过大，导致芯片失效。但是，另一方面，在芯片正面设置终端后，会导致芯片表面产生圆柱形的电场扩散区域，在圆柱曲率较大的区域，易引起电场线富集，导致击穿。因此，为提高芯片表面水平方向的耐压能力，必须尽量减小场限环电场的曲率，减少电场的富集。

如图1为具有典型的场限环结构的芯片结构示意图。该芯片包括：衬底6’，形成在衬底6’上的场氧层3’，形成在场氧层3’上的有源区1’、环绕有源区1’的主结4’和依次环绕主结4’的多个场限环2’。当芯片背面施加反偏电压时，有源区1’为接地的0电位，是一个近似平面电场，击穿电压比较高，而终端与芯片正面边缘处于等电位的高电位，终端区域是一个水平方向的电场，该电场在场限环2’上展开。图2为图1所示的芯片结构的终端区域的电场分布图。其中，图2的x轴的位置和方向即对应于图1中的线AA’所示，为清楚起见，在图2中电场分布图的上部对应示出图1中的线AA’位置的芯片结构剖面图。电场与电场发生区域的X方向距离的积分就是该段距离区域的压降，如图2所示，图2中阴影部分的面积就是该发生区域的电势差。从图2中可知，仅场限环之间形成的耗尽区上分布有电场，承担有压降，且电场的形状为梯形。由于终端电场分布不连续且为梯形，若要承担一定的压降，则需要更宽的终端宽度，因而导致终端利用率不高，造成芯片面积浪费。并且，当半导体功率器件的工作电压提高到一定程度，需要的场限环数量剧增，导致芯片终端宽度剧增，成本高昂，从而导致该结构的芯片终端基本不再适用。

发明内容

本发明的目的旨在至少解决上述技术缺陷之一，特别是解决的现有的场限环结构的芯片终端宽度过大、终端利用率不高、芯片面积浪费、芯片耐压能力有限的缺陷。

为达到上述目的，本发明一方面提出了一种芯片结构，包括：衬底；形成在所述衬底中的有源区，所述有源区内包括所述芯片的逻辑电路；形成在所述衬底中的终端区，所述终端区包括：主结，所述主结环绕所述有源区；多个场限环，所述多个场限环依次地同心环绕所述主结；和多个沟槽，所述沟槽的内壁形成有绝缘层，所述沟槽内的绝缘层上形成有导电层，所述沟槽与所述场限环之间具有预设角度。

在本发明的一个实施例中，每个所述沟槽横越所述场限环。

在本发明的一个实施例中，每个所述沟槽垂直所述场限环。这种结构的优点在于：当沟槽和场限环垂直时，由沟槽侧面发出的电场线与场限环平行，这样更有利于使两个沟槽之间的耗尽层的电场充分的、均匀的展宽，有效降低电场的峰值，提高芯片终端的耐压能力。

在本发明的一个实施例中，多个所述沟槽在沿着所述场限环方向间隔设置。其中，每个所述沟槽可以连续分布，该结构的优点是工艺简单，对工艺偏差的冗余比较大。

在本发明的一个实施例中，每个所述沟槽可以不连续分布。这种情况有可以包含两种分布方式：每个所述沟槽与其横越的所述场限环区域部分重叠；每个所述沟槽与其横越的所述场限环区域完全不重叠，即在所述场限环区域断开。这种沟槽不连续分布的结构的优点是可以逐渐降低沟槽的分压，使沟槽末端的场强降低。

在本发明的一个实施例中，多个所述沟槽在沿着所述场限环方向间隔、连续或部分交叠设置，且相邻两个所述沟槽在垂直于所述场限环方向错位至少一个场限环宽度的距离，每个所述沟槽在垂直于所述场限环方向被所述场限环划分为间隔的多段，其中，相邻两段之间间隔有至少两个所述场限环。该结构的优点是可以使电场在终端范围内更均匀的展宽，增强器件的稳定性。

在本发明的一个实施例中，相邻所述沟槽之间的间隔小于100μm，以防止由于沟槽间隔过宽，导致电场在沟槽之间耗尽不充分，从而降低芯片的耐压能力。

在本发明的一个实施例中，所述沟槽的深度大于2μm。沟槽的深度过浅，不利于起到保护的作用。