[发明专利]MOS器件及其制造方法

说明书

技术领域

本发明涉及半导体制造技术，特别涉及一种MOS（Metal Oxide Semiconductor，金属氧化物半导体）器件及其制造方法。

背景技术

作为最基本的电子元件，MOS器件广泛的应用于半导体工业中。无论MOS器件的形状发生怎样的变化，其基本结构均包括3个电极，即栅极、源极、漏极，通过在栅极施加电压使得源极、漏极导通。一般来说，MOS器件中包括衬底以及在其上形成的栅极结构（如多晶硅栅极结构或者金属栅极），在栅极结构的两侧衬底中先后通过轻掺杂和重掺杂形成源极区和漏极区，当在栅极上接入MOS器件开启的控制电压并在漏极区和源极区分别接入输入电源和输出电源时，便在漏极区和源极区之间的栅极底部的衬底中形成导电沟道，MOS器件导通工作。

随着半导体技术的进步，MOS器件的尺寸在不断缩小，随之而来衍生出了很多问题，其中之一为热载流子效应（hot carrier effect），就是当MOS器件的工作电压超过一定强度时，由于强大的电场加速电子撞击电子空穴对而产生了大量的载流子，使得MOS器件的电流大增而产生击穿，进而使得MOS器件过早损坏，降低了MOS器件的使用寿命。

因此，普通的MOS器件很难在高压下工作以适应高功率操作的电子产品的应用。

发明内容

有鉴于此，本发明提供一种MOS器件及其制造方法，可在高电压下工作，以适用于高功率下工作的电子产品。

本发明的技术方案是这样实现的：

一种MOS器件，包括衬底、形成于所述衬底之上的栅极结构、以及分别位于所述栅极结构两侧衬底中的漏极区和源极区；其中，

所述衬底设有第一阱区和第二阱区，所述第一阱区与第二阱区在所述栅极结构底部的衬底中相接；

所述漏极区位于所述第一阱区；

所述源极区位于所述第二阱区；

在所述漏极区上，设有反熔丝元件。

进一步，所述反熔丝元件包括：形成于所述漏极区上的自对准硅化物阻挡层；以及形成于所述自对准硅化物阻挡层上的接触孔。

进一步，所述自对准硅化物阻挡层材料为氧化硅，厚度为3~10纳米。

进一步，所述接触孔材料为钨，厚度为200~400纳米。

进一步，所述第一阱区为N型阱区，所述第二阱区为P型阱区，所述漏极区为N型离子重掺杂漏极区，所述源极区为N型离子重掺杂源极区。

进一步，所述第一阱区为P型阱区，所述第二阱区为N型阱区，所述漏极区为P型离子重掺杂漏极区，所述源极区为P型离子重掺杂源极区。

一种MOS器件的制造方法，包括：

提供衬底，并对所述衬底的不同区域分别进行离子注入以形成第一阱区和第二阱区，且所述第一阱区和第二阱区在所述衬底中相接；

在所述衬底上形成栅极结构，所述第一阱区与第二阱区的相接部分位于所述栅极结构底部；

在所述第一阱区和第二阱区中进行离子注入以分别形成漏极区和源极区；

在所述漏极区的衬底之上形成反熔丝元件。

进一步，在所述漏极区的衬底之上形成反熔丝元件，具体包括：

在所述漏极区上形成自对准硅化物阻挡层；

在所述自对准硅化物阻挡层上形成接触孔。

进一步，所述自对准硅化物阻挡层为氧化硅，采用化学气相沉积CVD方法制成。

进一步，所述接触孔材料为钨，采用物理气相沉积PVD方法制成。

进一步，采用N型离子注入进行轻掺杂形成所述第一阱区，采用P型离子注入进行轻掺杂形成所述第二阱区，采用N型离子注入进行重掺杂形成所述漏极区，采用N型离子注入进行重掺杂形成所述源极区。

进一步，采用P型离子注入进行轻掺杂形成所述第一阱区，采用N型离子注入进行轻掺杂形成所述第二阱区，采用P型离子注入进行重掺杂形成所述漏极区，采用P型离子注入进行重掺杂形成所述源极区。

从上述方案可以看出，本发明的MOS器件及其制造方法，一方面，在漏极区采用了反熔丝结构，该反熔丝结构中使用了自对准硅化物阻挡层作为绝缘层，当对反熔丝结构中的金属层施加足够的电压时，才可以贯穿自对准硅化物阻挡层，而使得MOS器件导通，另一方面，衬底中的第一阱区和第二阱区为两种不同型的阱区（即第一阱区为N型阱区、第二阱区为P型阱区，或者第一阱区为P型阱区、第二阱区为N型阱区），该结构可增加MOS器件的击穿电压。因此本发明提升了MOS器件的工作电压，进而使得MOS器件可以适应于高功率下工作的电子产品。

附图说明