[发明专利]一种可调节电势分布的半导体装置及其制备方法

说明书

技术领域

本发明涉及到一种可调节电势分布的半导体装置，本发明还涉及一种可调节电势分布的半导体装置的制备方法，本发明的半导体装置主要应用于智能功率集成电路(SPIC)中。

背景技术

SPIC出现在七十年代，将功率器件与信号处理系统集成在同一芯片上，它将信息采集、处理和功率控制合一，是引发二次电子革命的关键技术。

SPIC使用CMOS或BCD工艺生产制造，因此在高压功率器件设置上多采用平面型结构，因此在有限的空间内，如何实现功率器件良好电特性是SPIC技术发展的重要方向。

发明内容

本发明提出一种新结构半导体结，适合应用于平面结构的功率器件。

一种可调节电势分布的半导体装置，其特征在于：包括：主结，为单个半导体结，具有半导体材料构成的漂移区；副结，为多个半导体结串联构成，副结与主结首尾并联，同时多个互联线将副结从阳极到阴极不同位置半导体材料依次与主结从阳极到阴极不同位置的半导体材料相连。

一种可调节电势分布的半导体装置的制备方法，其特征在于：包括如下步骤：在衬底片上通过外延生产形成第一传导类型的半导体材料层；在表面形成钝化层，反刻蚀钝化层，进行主结第二导电杂质掺杂；去除部分钝化层，进行副结第二导电杂质掺杂；去除部分钝化层，在器件表面淀积金属，反刻蚀金属。

一种可调节电势分布的半导体装置的第二种制备方法，其特征在于：包括如下步骤：在衬底片上通过外延生产形成第一传导类型的半导体材料层；在表面形成钝化层，反刻蚀钝化层，进行主结和副结第二导电杂质掺杂；去除部分钝化层，在器件表面淀积金属，反刻蚀金属。

本发明的半导体装置由主结和副结并联构成，其中副结为多个PN结串联构成，同时将副结不同位置与主结的漂移区相连；当半导体装置接反向偏压时，电势在副结上形成可控制的分布，通过主结漂移区与副结互联，改变主结的漂移区的电势分布，因此可以实现比传统PN结更高反向阻断压降。由于主结的漂移区的电势可以调节，因此本发明的半导体结可以应平面器件的布局需要改变主结漂移区的形状。

附图说明

图1为本发明的一种可调节电势分布的半导体装置剖面示意图；

图2为本发明的一种可调节电势分布的半导体装置剖面示意图；

图3为本发明的一种可调节电势分布的半导体装置剖面示意图；

图4为本发明的一种可调节电势分布的半导体装置俯视示意图；

图5为本发明的一种可调节电势分布的半导体装置俯视示意图；

图6为本发明的一种可调节电势分布的半导体装置俯视示意图。

其中，

1、第一导电半导体材料；

2、第二导电半导体材料；

3、多晶第一导电半导体材料；

4、多晶第二导电半导体材料；

10、衬底层；

11、二氧化硅；

12、金属。

具体实施方式

实施例1

图1为本发明的一种可调节电势分布的半导体装置剖面图，下面结合图1详细说明本发明的半导体装置。

一种可调节电势分布的半导体装置，包括：衬底层10，为N导电类型半导体硅材料，磷原子的掺杂浓度为1E14/CM³，在衬底层上表面为二氧化硅11作为隔离；第二导电半导体材料2，位于二氧化硅11之上，为P传导类型的半导体硅材料；第一导电半导体材料1，位于二氧化硅11之上，为N传导类型的半导体硅材料；器件上表面附有金属12，为器件引出电极。

其制作工艺包括如下步骤：

第一步，在具有二氧化硅11表面的衬底片上外延形成第一导电半导体材料层1；

第二步，表面淀积二氧化硅11，进行光刻腐蚀工艺，半导体材料表面去除部分二氧化硅，进行深硼注入，扩散退火；

第三步，进行光刻腐蚀工艺，半导体材料表面去除部分二氧化硅11，进行牵硼注入，扩散退火；

第四步，进行光刻腐蚀工艺，半导体材料表面去除部分二氧化硅11，淀积金属铝12，反刻蚀金属铝12，为器件引出两个电极，如图1所示。

图2为本发明的一种可调节电势分布的半导体装置剖面图，其结构在图1的基础上在半导体装置的下主结和上副结之间部分加入二氧化硅层进行隔离。

图3为本发明的一种可调节电势分布的半导体装置剖面图，其结构在图2的基础上通过穿孔金属将主结和副结互联。

实施例2

图4为本发明的一种可调节电势分布的半导体装置俯视图，下面结合图4详细说明本发明的半导体装置。