[发明专利]一种总剂量辐射加固的半导体存储器

说明书

技术领域

本发明涉及集成电路，特别涉及半导体存储器和可编程逻辑器件。

背景技术

半导体存储器在当今的信息社会中发挥着极其重要的作用，但当半导体存储器应用于航天航空领域，长期处于辐射环境下，其绝缘层（主要是氧化层）中会不断积累氧化物陷阱电荷和界面态电荷，这种累积效应会引起半导体器件性能的退化，该现象就被称为电离辐射总剂量（Total Ionizing Dose,TID）效应。总剂量效应会带来诸多不利影响，包括MOS晶体管的阈值电压漂移、迁移率下降、漏电流增加等。尽管随着工艺的进步，栅氧化层越来越薄，但对于那些仍然需要较高电压进行擦除或者编程操作的半导体存储器，如EPROM，EEPROM，FLASH等，仍需要较厚栅氧化层的MOS晶体管以提高其耐压能力，然而电离辐射损伤与栅氧化层厚度的平方成正比，由于总剂量效应引起的MOS晶体管阈值电压的漂移，尤其是NMOS晶体管阈值电压的负向漂移，可能导致上述半导体存储单元的错误编程、擦除或者读取，从而导致整个器件的功能异常甚至失效。

现有技术相关文献：

美国专利

专利名称：RADIATION HARDENED ACCESSIBLE MEMORY

专利号：US.4418402

此专利提供了一种总剂量辐照加固的SRM单元，其核心思想是将传统SRM单元中NMOS门控管替换成PMOS管，从而避免由于NMOS门控管阈值电压的负向漂移而对存储单元的误操作。但该存储单元中仍存在NMOS晶体管，故总剂量效应仍对其有一定的影响。

发明内容

本发明所要解决的技术问题是，提供一种总剂量辐射加固的半导体存储器，该存储器能够在传统的半导体存储器的基础上，无需增加额外的掩膜和工艺步骤，以较小的芯片面积为代价，甚至无需牺牲芯片面积既可提高半导体存储器的抗电离辐射能力。

本发明解决所述技术问题采用的技术方案是：一种总剂量辐射加固的半导体存储器，包括存储单元和选择管，其特征在于，还包括一个第一晶体管，所述第一晶体管与存储单元、选择管串联，并且第一晶体管的栅氧化层厚度小于选择管。

进一步的，第一晶体管设置于存储单元和选择管之间。

进一步的，本发明的存储单元为晶体管，其氧化层跨接第二N+区和第三N+区，第一晶体管的栅氧化层和选择管的栅氧化层连接，两个连接的栅氧化层跨接第一N+区和第二N+区，第一晶体管的栅极和选择管的栅极部分交叠。即第一晶体管的栅极和选择管的栅极在基板方向的投影部分重合。

或者，存储单元为晶体管，其氧化层跨接第二N+区和第三N+区，第一晶体管的栅氧化层和选择管的栅氧化层连接，两个连接的栅氧化层跨接第一N+区和第二N+区，第一晶体管的栅极和选择管的栅极连接。

所述储存单元为EEPROM储存器、反熔丝储存器或者FLASH储存器。

本发明的有益效果是，能够在原先半导体存储器的基础上，无需增加额外的掩膜和工艺步骤，以较小的芯片面积为代价，甚至无需牺牲芯片面积，通过串联上较薄栅氧化层厚度的MOS晶体管，即可提高半导体存储器的抗电离辐射能力。

以下结合附图和具体实施方式对本发明作进一步的说明。

附图说明

图1是本发明的示意图。

图2a是现有的Flash存储单元的原理图。

图2b为图2a所示的Flash存储单元的剖面图。

图3a为采用本发明的Flash存储单元的原理图。

图3b为采用本发明的Flash存储单元的剖面图。

图3c为图3b的一种改进结构。

图3d为图3b的另一种改进结构。

图4a是现有的EEPROM存储单元的原理图。

图4b为图4a所示的EEPROM存储单元的剖面图。

图5a为采用本发明的EEPROM存储单元的原理图。

图5b为采用本发明的EEPROM存储单元的剖面图。

图5c为图5b的一种改进结构。

图5d为图5b的另一种改进结构。

图6a是现有的反熔丝存储单元的原理图。

图6b为图6a所示的反熔丝存储单元的剖面图。

图7a为采用本发明的反熔丝存储单元的原理图。

图7b为采用本发明的反熔丝存储单元的剖面图。

图7c为图7b的一种改进结构。

图7d为图7b的另一种改进结构。