[发明专利]金属氧化物半导体晶体管的制作方法

说明书

技术领域

本发明涉及半导体器件制造技术，特别涉及一种金属氧化物半导体晶体管的制作方法。

背景技术

众所周知，采用与体硅类似的半导体衬底基体作为第一代硅衬底已经受到了多方面的挑战，于是提出半导体衬底基体中加入一层绝缘层，也就是绝缘体上硅（SOI，Silicon-On-Insulator）技术。如图1所示，以基于体硅100的SOI技术为例进行说明，SOI技术将体硅100分为三层，表面是一层很薄的顶层硅102(Top Silicon),用于制造半导体器件，顶层硅102的厚度从200埃到几微米，取决与不同的应用；顶层硅102下方是依托在体硅100上的绝缘埋层（buried insulating layer），这种绝缘埋层通常是二氧化硅，因此称为氧化埋层（BOX，Buried Oxide）101，BOX 101的厚度范围约为几百到数千埃；BOX 101下方是剩余的体硅部分。由于顶层硅102位于绝缘埋层上方也称为SOI。相比体硅100，由SOI作为硅衬底有如下优点，如能实现IC中半导体器件的介质隔离，无需采用阱的复杂隔离工艺，彻底消除在体硅100上制作MOS器件会出现的寄生闩锁效应；采用SOI技术制成的IC还具有寄生电容小、集成密度高、速度快、工艺简单、短沟道效应小等，特别适用于低压低功耗IC的制造。

对SOI结构研究已有20多年的历史，发展了多种SOI制造技术，其中包括：键合（Bonding）、激光再结晶、注氧隔离（SIMOX,Separation by Implanted Oxygen）、智能剥离（Smart-cut）以及最近发展起来的等离子浸没式离子注入技术（PIII）。当今半导体制造的趋势是不断减小SOI的厚度，以此SOI作为衬底，在SOI的器件面制作半导体器件，例如金属氧化物半导体（MOS）晶体管。

中国专利ZL200410101391.2提出了一种场效应晶体管的制备方法，下面以如图2所示的场效应晶体管，说明现有技术中基于SOI的MOS晶体管所存在的问题。

图2中，在体硅衬底01上形成有浅沟槽隔离（STI）02，将每个需要形成MOS器件的区域绝缘隔离开，该MOS器件包括栅极结构，其中栅极结构具有多晶硅栅04、位于多晶硅栅04顶部的硬掩膜层05、位于多晶硅栅04两侧的侧壁层06以及位于多晶硅栅04底部与体硅衬底01接触的栅氧化层03；该MOS器件还包括源漏区09和浅掺杂漏（LDD）区10。源漏区09绝大部分被“L”型BOX08包围，BOX08采用热氧化的方式形成，为使栅极下方的沟道区与体硅衬底01相连，源区和漏区的BOX08不能相连。

图2中的基于SOI的MOS晶体管，虽然BOX08呈“L”型，能够减小漏耗尽层扩展导致的漏电流，但是BOX08采用热氧化的方式形成，极高的热氧化温度会引入过多的热预算，而且由于BOX08一般为氧化层，导致源极或者漏极与衬底之间的寄生电容很大，影响器件的电学性能。

发明内容

有鉴于此，本发明解决的技术问题是：减小热预算以及减小源漏寄生电容。

为解决上述技术问题，本发明的技术方案具体是这样实现的：

本发明提供了一种金属氧化物半导体晶体管的制作方法，包括：

提供一具有浅沟槽隔离的半导体衬底，所述半导体衬底自下而上依次外延有锗硅层和单晶硅层；

形成栅极结构，所述栅极结构包括位于栅极两侧的第一侧壁层、位于栅极顶部的硬掩膜层以及位于栅极底部且与外延的单晶硅层接触的栅氧化层；

以所述硬掩膜层和第一侧壁层为遮挡，刻蚀外延的单晶硅层至锗硅层，形成位于源漏区域的凹槽；

沉积第二侧壁层材料并进行各向异性干法刻蚀，形成位于凹槽内部两侧的第二侧壁层；

在凹槽内部形成预定高度的阻挡材料，所述高度低于外延的单晶硅层的高度，以所述阻挡材料为遮挡进行刻蚀，去除未被阻挡材料覆盖的第二侧壁层；

去除阻挡材料之后，在所述凹槽内形成源漏层；

湿法刻蚀浅沟槽隔离至露出锗硅层；

湿法刻蚀显露出的锗硅层至栅极下方的沟道区域，形成金属氧化物半导体晶体管；

沉积层间介质层覆盖所述金属氧化物半导体晶体管，在半导体衬底表面和源漏层之间形成空气埋层。

形成源漏层之后，湿法刻蚀浅沟槽隔离至露出锗硅层之前，该方法进一步包括以栅极两侧的第一侧壁层为遮挡对源漏层进行浅掺杂漏LDD注入的步骤。

在LDD注入之后，湿法刻蚀浅沟槽隔离至露出锗硅层之前，该方法进一步包括在第一侧壁层的两侧形成第三侧壁层，以第一和第三侧壁层为遮挡，进行源漏注入的步骤。