[发明专利]金属氧化物半导体晶体管的制作方法有效
申请号: | 201210139956.0 | 申请日: | 2012-05-08 |
公开(公告)号: | CN103390555A | 公开(公告)日: | 2013-11-13 |
发明(设计)人: | 卜伟海;康劲 | 申请(专利权)人: | 中芯国际集成电路制造(上海)有限公司 |
主分类号: | H01L21/336 | 分类号: | H01L21/336 |
代理公司: | 北京德琦知识产权代理有限公司 11018 | 代理人: | 牛峥;王丽琴 |
地址: | 201203 *** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 金属 氧化物 半导体 晶体管 制作方法 | ||
1.一种金属氧化物半导体晶体管的制作方法,包括:
提供一具有浅沟槽隔离的半导体衬底,所述半导体衬底自下而上依次外延有锗硅层和单晶硅层;
形成栅极结构,所述栅极结构包括位于栅极两侧的第一侧壁层、位于栅极顶部的硬掩膜层以及位于栅极底部且与外延的单晶硅层接触的栅氧化层;
以所述硬掩膜层和第一侧壁层为遮挡,刻蚀外延的单晶硅层至锗硅层,形成位于源漏区域的凹槽;
沉积第二侧壁层材料并进行各向异性干法刻蚀,形成位于凹槽内部两侧的第二侧壁层;
在凹槽内部形成预定高度的阻挡材料,所述高度低于外延的单晶硅层的高度,以所述阻挡材料为遮挡进行刻蚀,去除未被阻挡材料覆盖的第二侧壁层;
去除阻挡材料之后,在所述凹槽内形成源漏层;
湿法刻蚀浅沟槽隔离至露出锗硅层;
湿法刻蚀显露出的锗硅层至栅极下方的沟道区域,形成金属氧化物半导体晶体管;
沉积层间介质层覆盖所述金属氧化物半导体晶体管,在半导体衬底表面和源漏层之间形成空气埋层。
2.如权利要求1所述的方法,其特征在于,形成源漏层之后,湿法刻蚀浅沟槽隔离至露出锗硅层之前,该方法进一步包括以栅极两侧的第一侧壁层为遮挡对源漏层进行浅掺杂漏LDD注入的步骤。
3.如权利要求2所述的方法,其特征在于,在LDD注入之后,湿法刻蚀浅沟槽隔离至露出锗硅层之前,该方法进一步包括在第一侧壁层的两侧形成第三侧壁层,以第一和第三侧壁层为遮挡,进行源漏注入的步骤。
4.如权利要求1所述的方法,其特征在于,湿法刻蚀浅沟槽隔离至露出锗硅层时,该方法进一步包括湿法去除所述硬掩膜层。
5.如权利要求1所述的方法,其特征在于,锗硅层的厚度为5~120纳米;单晶硅层的厚度为5~120纳米。
6.如权利要求1所述的方法,其特征在于,所述阻挡材料为光阻或者底部抗反射涂层或者无定形碳。
7.如权利要求1所述的方法,其特征在于,阻挡材料的上表面与外延的单晶硅层上表面之间的距离为5~30纳米。
8.如权利要求1所述的方法,其特征在于,去除未被阻挡材料覆盖的第二侧壁层采用各向同性的干法刻蚀或者湿法刻蚀。
9.如权利要求1所述的方法,其特征在于,在所述凹槽内形成源漏层的厚度为30~150纳米。
10.如权利要求1所述的方法,其特征在于,采用外延的方法形成源漏层,所述源漏层的材料为硅、碳化硅或者锗硅。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201210139956.0/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造