[发明专利]半导体器件及其制造方法有效
申请号: | 201210131432.7 | 申请日: | 2012-04-26 |
公开(公告)号: | CN102760734A | 公开(公告)日: | 2012-10-31 |
发明(设计)人: | 德光成太;上西明夫 | 申请(专利权)人: | 瑞萨电子株式会社 |
主分类号: | H01L27/088 | 分类号: | H01L27/088;H01L21/82;H01L29/36 |
代理公司: | 北京市金杜律师事务所 11256 | 代理人: | 王茂华 |
地址: | 日本神*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体器件 及其 制造 方法 | ||
1.一种具有高压晶体管的半导体器件,其中,所述高压晶体管均包括:
半导体衬底,具有主表面;
第一杂质层,形成于所述半导体衬底的主表面之上;
第二杂质层,形成于所述第一杂质层的内部;
第三杂质层的配对,形成于所述第一杂质层内部以便将所述第二杂质层置于其间;
第四杂质层,形成于所述第三杂质层的配对中的每一个的内部;
第五杂质层,从所述第一杂质层的最上表面形成至所述第一杂质层的内部以便在布置所述第二杂质层的方向上从所述第三杂质层中的至少一个沿着所述主表面突出;以及
导电层,形成于所述最上表面之上以便在平面视图中至少部分与所述第二杂质层重叠;
其中,所述第四杂质层中的杂质浓度高于所述第三杂质层和所述第五杂质层中的杂质浓度,以及
其中,所述第五杂质层中的杂质浓度高于所述第三杂质层中的杂质浓度。
2.根据权利要求1所述的半导体器件,其中所述第三杂质层中的至少一个和所述第二杂质层由所述第五层耦合。
3.根据权利要求1或2所述的半导体器件,其中所述第五杂质层被形成为耦合所述第三杂质层的配对中的两者和所述第二杂质层。
4.根据权利要求1至3任一项所述的半导体器件,其中所述第三杂质层和所述第四杂质层的配对被布置使得位置和形状关于所述第二杂质层对称。
5.根据权利要求1至4中任一项所述的半导体器件,其中所述第五杂质层的杂质浓度高于所述第二杂质层的杂质浓度。
6.根据权利要求1至5中任一项所述的半导体器件,其中所述导电层被形成为至少部分与所述第五杂质层重叠。
7.根据权利要求1至6中任一项所述的半导体器件,其中所述第三杂质层、所述第四杂质层以及所述第五杂质层中的杂质为第一导电类型的杂质,所述第二杂质层中的杂质为第二导电类型的杂质。
8.根据权利要求1至7中任一项所述的半导体器件,其中所述第一杂质层中的杂质和所述第二杂质层中的杂质为相同导电类型的杂质。
9.一种制造具有高压晶体管的半导体器件的方法,所述方法包括:
提供具有主表面的半导体衬底;
在所述半导体衬底的主表面之上形成第一杂质层;
在所述第一杂质层的内部形成第二杂质层;
在所述第一杂质层的内部形成第三杂质层的配对以便将所述第二杂质层置于其间;
在所述第三杂质层的配对中的每一个的内部形成第四杂质层;
从所述第一杂质层的最上表面至所述第一杂质层的内部形成第五杂质层,以便在布置所述第二杂质层的方向上从所述第三杂质层中的至少一个沿着所述主表面突出;
在所述最上表面上方形成导电层,以便在平面视图中与所述第二杂质层的至少部分重叠;
其中,所述第四杂质层中的杂质浓度高于所述第三杂质层和所述第五杂质层中的杂质浓度,以及
其中,所述第五杂质层中的杂质浓度高于所述第三杂质层中的杂质浓度。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社,未经瑞萨电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201210131432.7/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的