[发明专利]制造金属氧化物半导体存储器的方法

说明书

技术领域

本发明涉及半导体技术，特别涉及一种存储器的制法。

背景技术

快闪非挥发性存储器适合于数据(data)和编码(code)的储存。堆栈栅极技术常应用于制造高密度非挥发性存储器阵列。然而，于现有的工艺中，由于先进行浮置栅极(floating gate)和助栅极(assistant gate)的蚀刻以便图形化为长条状，再沉积氧化物-氮化物-氧化物层(oxide-nitride-oxide layer，简称ONO层)，然后进行控制栅极(control gate)和控制栅极的制作和成形，因此，请参考图1，易于例如相邻的控制栅极14和助栅极10与控制栅极16的堆栈间的浅沟隔离结构(shallow trench isolation)18上出现由ONO层12形成的栏状突出物(fence)20。而邻接栏状突出物20的多晶硅残留物22会引起浮置栅极(未显示于图中)至邻近浮置栅极的短路(short)，这会降低存储器制造的良率。己知的解决方法是对栏状突出物20和多晶硅残留物22进行蚀刻而移除。蚀刻方法可有干蚀刻与湿蚀刻。干蚀刻例如为等向性(isotropic)的等离子蚀刻，由控制栅极14和控制栅极16的上方往下方蚀刻，这时容易使位于硅基底及ONO层12间的栅极氧化层于ONO层12被击穿后也随着被击穿，并且使得留在助栅极10上方的控制栅极16厚度不足。湿蚀刻例如为非等向性(anisotropic)的蚀刻液蚀刻，此时，位于助栅极10与控制栅极16间的ONO层12容易受到腐蚀。

所以，还需要一种新颖的制法以制造这种金属氧化物半导体存储器。

发明内容

有鉴于此，本发明提供一种制造金属氧化物半导体存储器的方法，其中并不会形成栏状突出物，因此不会发生如上述由栏状突出物所导致的短路情形。

根据本发明的一个优选实施例，本发明披露一种制造金属氧化物半导体存储器的方法。首先，提供半导体基底。半导体基底包括多个有源区(active area)。于半导体基底的多个有源区上形成隧穿层、位于隧穿层上的多个浮置栅极、位于多个浮置栅极上的垫层、和围绕有源区的沟槽。然后，形成第一氧化物层，第一氧化物层填满沟槽和多个浮置栅极两两间的空间。将垫层移除。然后，于多个浮置栅极上和第一氧化物层上形成氧化物-氮化物-氧化物层(简称ONO层)。于氧化物-氮化物-氧化物层上依序形成控制栅极材料层及栅极导体层。然后，对栅极导体层、控制栅极材料层、和氧化物-氮化物-氧化物层通过图形化的硬掩模进行蚀刻，以于多个浮置栅极上形成和多个有源区相交的多个栅极导体线和多个控制栅极线。

于本发明的制法中，ONO层不必沿着浮置栅极的侧壁形成，因此在蚀刻栅极导体层、控制栅极材料层，以便形成多个控制栅极线及多个栅极导体线时，在半导体基底上不会有ONO层残留的栏状突出物的产生。因此，不会有因为ONO层栏状突出物存在而产生的短路风险。再者，不需要另外进行ONO层栏状突出物的移除步骤，所以不会有如现有技术因移除ONO层栏状突出物的步骤而损害其它组件使操作容许度(process window)受到影响的情形。

附图说明

图1的剖面示意图例示公知的有栏状突出物形成的情形。

图2的平面示意图显示一存储器阵列。

图3至图9的剖面示意图显示根据本发明的制造金属氧化物半导体存储器的方法的优选实施例。

其中，附图标记说明如下：

2            有源区              4         栅极导体线

6            隔离结构            12        ONO层

14、16       控制栅极            18        浅沟隔离结构

20            栏状突出物                22       多晶硅残留物

30            半导体基底                32       隧穿层

34            浮置栅极                  34a      浮置栅极材料层

34b           图形化的浮置栅极材料层    36、36a  垫层

38、38a       介电层                    40       光致抗蚀剂层

42、44、45    开口                      46       沟槽