[发明专利]SOI（绝缘体上硅）结构的半导体装置及其制造方法

说明书

本申请是根据2008年10月20日提交的发明名称为“SOI(绝缘体上硅)结构的半导体装置及其制造方法”的专利申请200880112534.6(PCT/JP2008/002964)提出的分案申请。

相关申请的交叉引用

本申请基于2007年10月22日提交的日本专利申请No.2007-273813和2008年10月8日提交的日本专利申请No.2008-261781，并通过参考将这些申请引入。

技术领域

本发明涉及一种通过使用SOI基片形成的SOI结构的半导体装置，所述SOI基片具有借助二氧化硅膜而布置在作为支撑基片的硅基片表面上的SOI层(活性层)，并涉及一种制造所述装置的方法。

背景技术

例如，日本专利No.3484961，日本专利申请No.H2-260428和日本专利No.2908150作为传统技术公开了在SOI结构或者SOI结构的半导体装置内用于吸附(gettering)重金属杂质的技术，重金属杂质是由于基片或者工艺导致。

日本专利No.3484961公开了使用多晶硅薄膜来吸附。具体地，多晶硅薄膜形成在用作支撑基片的硅基片表面上。此外，在另一硅基片的表面上形成氧化膜，该氧化膜用作活性层，而且H离子被注入该另一基片。然后，在硅基片被粘合在一起后，在注入H离子的部分除去另一基片。因此，形成具有多晶硅薄膜的SOI基片，所述薄膜位于被埋的氧化膜和支撑基片之间。在具有多晶硅薄膜的SOI结构中，多晶硅薄膜被用于吸附杂质。

在日本专利申请No.H2-260428中，吸附活性层内的重金属杂质是通过在活性层和掩藏的氧化膜之间形成的多晶硅薄膜实现的。在日本专利No.2908150中，注入的Si或P离子为1×10¹⁵/cm²或以上的区域形成在活性层内的掩藏氧化膜附近，而且活性层内的重金属杂质的吸附是通过前述区域执行的。

然而，在日本专利No.3484961中公开的方法对重金属杂质没有任何效果，比如对于进入氧化膜的扩散率比较低的Fe或Ni，因为杂质进入支撑基片的扩散被掩藏的氧化膜阻挡，于是杂质被捕捉在活性层内。

此外，按照日本专利申请No.H2-260428和日本专利No.2908150中公开的方法，多晶硅薄膜或Si离子注入区域被用于吸附杂质。因此，当活性层内的PN结的耗尽层延伸到吸附区域时，由于多晶硅薄膜的晶粒边界或者Si离子注入导致的许多点缺陷引起的缺陷，会发生漏电。如果注入有1×10¹⁵/cm²或更多P离子的区域被使用，因为n⁺型的离子注入区域，那么耗尽层将延伸较短的距离。然而，装置的特征会改变。

发明内容

鉴于上述情况，本发明的目的是提供一种用于有效执行吸附杂质、减少漏电、和防止装置特征发生变化的SOI结构的半导体装置。本发明的目的是提供一种制造所述SOI结构的半导体装置的方法。

为了实现上述目的，按照本发明，SOI结构的半导体装置包括SOI基片(100)，SOI基片具有单晶硅的硅基片(1)、为单晶硅的第一导电型活性层(3)和在硅基片(1)与活性层(3)之间的埋入绝缘层(2)。第二导电型层(5，8，9)位于活性层(3)的表面部分，与活性层(3)一起构成PN结。活性层(3)的硅晶格发生变形，形成作为吸附点的晶格畸变层(4)。

由此，通过采用所述SOI基片(100)形成SOI结构的半导体装置，而且晶格畸变层(4)形成在所述活性层(3)内。因此，晶格畸变层(4)能够有效地充当吸附点。

比如，当活性层(3)的厚度限定为X[μm]、埋入绝缘层(2)的厚度被限定为Y[μm]时，晶格畸变层(4)内的内应力的下限要满足下述公式：

内应力[MPa]≥|-0.78X+22.8Y-18.5|

这样，晶格畸变层(4)能够有效地充当吸附点。

优选地，当活性层(3)的厚度限定为X[μm]、埋入绝缘层(2)的厚度被限定为Y[μm]时，晶格畸变层(4)内的内应力的上限要满足下述公式：

内应力[MPa]≤|-0.78X+22.8Y-34.5|

这样能够防止由于应力引发的缺陷导致的漏电。所述内应力被表达为绝对值，因为拉应力被表达为内应力的负值(-)，压应力被表达为内应力的正值(+)。

比如，当活性层(3)的厚度是5μm、埋入绝缘层的厚度是0.5μm时，晶格畸变层(4)内的内应力大于或等于11Mpa。