[发明专利]半导体装置以及半导体装置的制造方法

说明书

本分案申请是基于申请号为200710100927.2，申请日为2007年4月28日，发明名称为“半导体装置以及半导体装置的制造方法”的中国专利申请的分案申请。

技术领域

本发明涉及一种半导体装置以及其制造方法。

背景技术

近年来，盛行在如玻璃等的具有绝缘表面的衬底上形成薄膜晶体管(TFT)，且使用该薄膜晶体管作为开关元件等来制造半导体装置。该薄膜晶体管通过CVD法、光刻工艺等在具有绝缘表面的衬底上形成岛状半导体膜，且将该岛状半导体膜的一部分用作晶体管的沟道形成区域而形成(例如专利文件1)。

在图16中示出一般的薄膜晶体管的模式图。首先，薄膜晶体管在衬底901上之间夹用作基底膜的绝缘膜902地具有岛状半导体膜903，覆盖该岛状半导体膜903且之间夹栅绝缘膜904地设置用作栅电极的导电膜905。此外，半导体膜903具有在与导电膜905重叠的区域中形成的沟道形成区域903a和形成源区域或漏区域的杂质区域905b。此外，与该杂质区域903b电连接地设置形成源电极或漏电极的导电膜907。注意，图16B和16C分别示出沿图16A中的虚线C1-D1的截面结构、沿图16A中的虚线C2-D2的截面结构。

[专利文件]专利公开Hei 08-018055号

发明内容

但是，当将半导体膜设为岛状时，在该半导体膜和基底绝缘膜的端部中就会产生台阶，因此，在如图16C示出的区域908那样的台阶部分中会发生半导体膜的沟道形成区域表面被栅绝缘膜覆盖的比率不充分的问题。例如，当在该端部中被栅绝缘膜覆盖的比率不充分时，有可能在半导体膜的端部中因形成栅电极的导电膜与半导体膜的接触而发生短路。此外，由于在该端部中的栅绝缘膜的薄膜化，在栅电极与半导体膜的沟道形成区域的端部中发生因电流泄漏而导致的晶体管的特性退化等的问题。当将栅绝缘膜薄膜化时更容易发生由于半导体膜的端部的覆盖率欠佳而导致的问题，而近年来为了实现薄膜晶体管的低耗电量、工作速度的提高，对栅绝缘膜的薄膜化期待有增无减，因此上述问题变得越来越明显。

此外，当因栅绝缘膜的损坏或制造步骤中的处理而使固定电荷在半导体膜的端部被捕捉时，与半导体膜的中央部分相比，在端部的沟道形成区域的特性产生变化，并且发生薄膜晶体管的特性受到影响的问题。

鉴于上述问题，本发明提供一种半导体装置以及该半导体装置的制造方法，该半导体装置减少因为半导体膜的沟道形成区域的端部的特性使晶体管的特性受到的影响。

本发明的半导体装置至少包括：衬底；在上述衬底上形成的具有沟道形成区域的半导体膜；覆盖上述半导体膜，且在比上述半导体膜的侧面外侧的区域中具有侧面的栅绝缘膜；之间夹上述栅绝缘膜且覆盖上述沟道形成区域来形成的栅电极。注意，也可以具有覆盖上述栅电极、上述栅绝缘膜、以及上述衬底的绝缘膜。

本发明的半导体装置至少包括：衬底；在上述衬底上形成的具有沟道形成区域的半导体膜；覆盖上述半导体膜且在比上述半导体膜的侧面外侧的区域中具有侧面的栅绝缘膜；之间夹上述栅绝缘膜且覆盖上述沟道形成区域来形成的栅电极；由上述沟道形成区域的侧端部、上述栅绝缘膜、以及上述衬底形成的空隙；覆盖上述栅电极、上述栅绝缘膜、以及上述衬底的绝缘膜。

本发明的半导体装置至少包括：衬底；在上述衬底上形成的具有沟道形成区域的半导体膜；覆盖上述半导体膜，且在比上述半导体膜的侧面外侧的区域中具有侧面的栅绝缘膜；之间夹上述栅绝缘膜且覆盖上述沟道形成区域来形成的栅电极；由上述沟道形成区域的侧端部、上述栅绝缘膜、上述栅电极、以及上述衬底形成的空隙；覆盖上述栅电极、上述栅绝缘膜、以及上述衬底的绝缘膜。

在本发明的半导体装置中，上述半导体膜具有源区域和漏区域，并且，上述源区域和漏区域的侧面不接触于在上述源区域和漏区域上形成的绝缘膜。

在本发明的半导体装置中，上述半导体膜具有源区域和漏区域。上述半导体装置具有在所述源区域和漏区域上形成的绝缘膜；由所述衬底、所述源区域和漏区域的侧面、所述栅绝缘膜、所述绝缘膜围绕的空隙。