[发明专利]半导体装置及其制造方法

说明书

技术领域

本发明涉及一种半导体装置，尤其涉及一种改善电特性的半导体装置及其制造方法。

背景技术

随着集成电路被广泛地运用，为因应不同使用目的，更高效能与更低廉价格的各类半导体装置相继产出。存储装置，例如动态随机存取存储器(dynamic random access memory，DRAM)，为现今电子业中重要的半导体装置。DRAM单元通常是由一个晶体管与一个电容器所构成。为了提升存储装置的积集度，存储单元与晶体管的尺寸需要大幅缩小，才可能制造出存储容量更高，处理速度更快的DRAM。

传统具有水平式晶体管的DRAM占布半导体表面相当多的面积，无法满足目前高度积集化的需求。因此，较为节省空间的垂直式晶体管，将成为目前及未来制造半导体存储单元的主要潮流。

图1示出公知用于具有埋入式字元线(WL)的存储单元的垂直式晶体管。晶体管10包括一半导体基底100，其内具有一开口100a。掺杂区102形成于开口102a的两侧，以作为晶体管10的源极/漏极区。一栅极电极104设置于开口100a的底部内而称为埋入式WL。一栅极介电层106夹设于开口100a与栅极电极104之间。一氧化盖层108形成于开口100a内，以覆盖栅极电极104。

然而，邻近于掺杂区102的栅极电极104的上顶角C，容易引发电场集中，造成栅极诱发漏极漏电(gate induced drain leakage，GIDL)的增加。由于GIDL会降低晶体管10的可靠度，故GIDL的增加是不于乐见的。

因此，有必要寻求一种新的半导体装置，其能够改善或解决上述问题。

发明内容

为了克服现有技术的缺陷，本发明一实施例提供一种半导体装置，包括：一半导体基底，具有一第一开口及与其相邻的一第二开口；一第一介电层，设置于第一开口的下半部；一电荷捕获(charge-trapping)介电层，设置于第一开口的上半部，以覆盖第一介电层；具有一既定导电类型的一掺杂区，形成于邻近第一开口及第二开口的半导体基底内，其中具有既定导电类型的掺杂区的极性不同于电荷捕获介电层内捕获电荷的极性；以及一栅极电极，设置于第二开口的下半部内。

本发明另一实施例提供一种半导体装置的制造方法，包括：提供一半导体基底，其内具有一第一开口；在第一开口的下半部内形成一第一介电层；在第一开口的上半部内形成一电荷捕获介电层，以覆盖第一介电层；在半导体基底内形成与第一开口相邻的一第二开口；在第二开口的下半部内形成一栅极电极；以及在邻近第一开口及第二开口的半导体基底内形成具有一既定导电类型的一掺杂区，其中具有既定导电类型的掺杂区的极性不同于电荷捕获介电层内捕获电荷的极性。

本发明可通过电荷捕获介电层内的捕获电荷来抑制邻近于掺杂区的栅极电极的上顶角处的电场集中效应，因此可降低或排除因位在垂直式晶体管的漏极接面内的高电场所造成的GIDL。因此，可维持半导体装置内的垂直式晶体管的可靠度，进而提升半导体存储装置的效能。

附图说明

图1示出公知用于具有埋入式字元线的存储单元的垂直式晶体管剖面示意图。

图2A至图2E示出根据本发明一实施例的半导体装置的制造方法平面示意图。

图3A至图3E示出沿图2A至图2E中3-3’线的剖面示意图。

附图标记说明如下：

公知

10～晶体管；

100～半导体基底；

100a～开口；

102～掺杂区；

104～栅极电极；

106～栅极介电层；

108～氧化盖层；

C～上顶角。

实施例

20～半导体装置；

200a～第一开口；

200b～第二开口；

202～第一介电层；

204～电荷捕获介电层；

206～绝缘衬层；

208～绝缘衬层/栅极介电层；

210～栅极电极；

214～掺杂区；

216～第二介电层；

d1、d2～深度。

具体实施方式

以下说明本发明实施例的半导体装置及其制造方法。然而，可轻易了解本发明所提供的实施例仅用于说明以特定方法制作及使用本发明，并非用以局限本发明的范围。