[发明专利]沟渠式金属氧化物半导体结构及其形成方法

说明书

技术领域

本发明关于一种新颖的沟渠式栅极金属氧化物半导体结构以及制造沟渠式栅极金属氧化物半导体结构的方法，特别是关于一种新颖的沟渠式栅极金属氧化物半导体结构，其具有大许多的环绕电场。

背景技术

沟渠式栅极金属氧化物半导体是在半导体装置中所使用的一种金属氧化物半导体结构。为了增加装置周围的电场，沟渠式栅极通常设计为圆形。

在一个给定的电压下，沟渠式栅极金属氧化物半导体通常在较高的电流下具有更好的效能。因此，仍然需要一种沟渠式栅极的金属氧化物半导体结构，使得源极和漏极之间会有较小的电阻。

发明内容

本发明的第一方面，提出具有增加围绕沟渠式金属氧化物半导体结构电场的沟渠式金属氧化物半导体结构。本发明的沟渠式金属氧化物半导体结构包括基材、外延层、掺杂井、掺杂区域和沟渠式栅极。第一导电类型的基材，具有第一面以及与第一面相对的第二面。第一导电类型的外延层，位于第一面上。第二导电类型的掺杂井，位于外延层上。第一导电类型的掺杂区域，位于掺杂井上。沟渠式栅极至少部分地位于掺杂区域中。沟渠式栅极具有瓶形轮廓，其顶部小于底部，两者均部分地位于掺杂井中。两相邻沟渠式栅极的底部导致较高的电场而环绕沟渠式金属氧化物半导体结构。

在本发明的一实施例中，顶部与底部共同构成了瓶形轮廓。

在本发明的另一实施例中，顶部是瓶形轮廓的瓶颈。

在本发明的另一实施例中，本发明沟渠式金属氧化物半导体结构还包括具有插塞间距的插塞，和多个沟渠式栅极。插塞直接接触掺杂区域，而多个沟渠式栅极彼此相邻。

在本发明的另一实施例中，沟渠式栅极与插塞之间有一个插塞间距。任何两相邻底部之间的距离不小于插塞间距和插塞宽度的总和。

本发明在第二方面提出了一种形成沟渠式金属氧化物半导体结构的方法。首先，提供基材、外延层、掺杂井以及掺杂区域。第一导电类型的基材，具有第一面以及与第一面相对的第二面。第一导电类型的外延层，位于第一面上。第二导电类型的掺杂井，位于外延层上。第一导电类型的掺杂区域，位于掺杂井上。其次，进行一垂直刻蚀步骤，形成穿入掺杂区域以及掺杂井的一栅极沟渠。再来，进行一横向刻蚀步骤，部分移除掺杂井，而形成了栅极沟渠的底部区域。继续，进行一氧化步骤，形成的栅极绝缘结构覆盖底部区域的内壁和栅极沟渠的顶部。然后，将一导电材料填入栅极沟渠内，以形成一沟渠式栅极。

在本发明的另一实施例中，横向刻蚀步骤为一湿刻蚀步骤。

在本发明的另一实施例中，横向刻蚀步骤可能包括以下几个步骤。首先，掩膜位于栅极沟渠中，并覆盖掺杂井。其次，进行一掺杂区域氧化步骤，形成覆盖掺杂区域的内壁并暴露位于栅极沟渠内的掩膜的一牺牲层。接下来，移除掩膜，而暴露出掺杂井。继续，进行横向刻蚀步骤。

在本发明的另一实施例中，掩膜包括光致抗蚀剂。

在本发明的另一实施例中，更包括去除牺牲层。

在本发明的另一实施例中，垂直刻蚀步骤形成顶部，其连同底部一起形成了一个瓶形轮廓。

在本发明的另一实施例中，顶部是瓶形轮廓的一瓶颈。

在本发明的另一实施例中，可进行下列的步骤。首先，形成多个彼此相邻的沟渠式栅极。然后，形成具有插塞间距的插塞，而直接接触掺杂区域。

在本发明的另一实施例中，沟渠式栅极与插塞之间有一个插塞间距，任何两相邻的底部之间的距离不小于插塞间距和插塞宽度的总和。

附图说明

图1-9绘示出形成本发明沟渠式金属氧化物半导体结构的方法。

图10绘示出本发明瓶形的沟渠式金属氧化物半导体结构。

其中，附图标记说明如下：

    沟渠式金属氧化物

100

                          142    底部

    半导体结构

101    基材               143    顶部

105    第一面             144    氧化层

106    第二面             145    导电材料

110    外延层             146    沟渠式栅极

120    掺杂井             147    接触插塞

130    掺杂区域           150    牺牲材料

140    通孔               151    暂时性氧化层