[发明专利]一种半导体结构及其制造方法

权利要求书

1.一种半导体结构的制造方法，该方法包括以下步骤：

a)提供衬底(100)，在该衬底(100)上形成栅堆叠；

b)形成环绕所述栅堆叠的偏移侧墙(220)以及环绕所述偏移侧墙(220)的伪侧墙(230)；

c)在伪侧墙(230)两侧形成源/漏区(310)；

d)去除所述伪侧墙(230)、以及所述偏移侧墙(220)位于衬底(100)表面的部分；

e)在所述偏移侧墙(220)的侧壁上形成掺杂侧墙(410)；

f)使所述掺杂侧墙(410)中掺杂杂质进入衬底(100)中，形成源/漏扩展区(320)；

g)去除所述掺杂侧墙(410)。

2.根据权利要求1所述的制造方法，其中，所述步骤e)包括：

形成覆盖所述半导体结构的掺杂层(400)；

刻蚀所述掺杂层(400)，形成环绕于所述栅堆叠的掺杂侧墙(410)。

3.根据权利要求2所述的制造方法，其中：

所述掺杂层(400)的材料为含掺杂的非晶硅、多晶硅、硼硅玻璃、磷硅酸玻璃中的一种或其任意组合。

4.根据权利要求3所述的制造方法，其中：

如果所述半导体结构的类型为PMOS，则所述掺杂层(400)中的杂质类型为P型；

如果所述半导体结构的类型为NMOS，则所述掺杂层(400)中的杂质类型为N型。

5.根据权利要求4所述的制造方法，其中，所述掺杂层(400)的掺杂浓度范围为1×10¹⁹cm^-3至1×10²¹cm^-3。

6.根据权利要求1所述的制造方法，其中：

利用准分子激光对所述掺杂侧墙(410)进行辐射，使所述掺杂侧墙(410)中掺杂杂质进入衬底(100)中。

7.根据权利要求1至6中任一项所述的制造方法，其中，所述源/漏扩展区(320)的掺杂浓度范围为5×10¹⁸cm^-3至5×10²⁰cm^-3，其结深范围为3nm至50nm。

8.根据权利要求1至6中任一项所述的制造方法，其中，所述步骤c)包括：

以带有所述伪侧墙(230)的栅堆叠为掩模对所述衬底(100)进行刻蚀，在所述栅堆叠两侧形成第一凹陷(300)；

以所述衬底(100)为籽晶，利用外延生长的方式在所述第一凹陷(300)内形成源/漏区(310)。

9.根据权利要求8所述的制造方法，其中，所述源/漏区(310)材料的晶格常数不等于所述衬底(100)材料的晶格常数。

10.根据权利要求1至6中任一项所述的制造方法，其中，所述栅堆叠包括栅介质层(200)和伪栅极(210)。

11.根据权利要求10所述的制造方法，其中，在所述步骤g)之后还包括：

在所述源/漏区(310)的表面形成金属硅化物层(330)；

形成覆盖整个半导体结构的接触刻蚀停止层(420)以及第一层间介质层(500)，并执行平坦化操作，以暴露所述伪栅极(210)；

去除所述伪栅极(210)形成第二凹陷(510)，在该第二凹陷(510)内形成栅电极层(610)；

在所述第一层间介质层(500)上形成盖层(700)和第二层间介质层(800)；以及

形成贯穿所述第二层间介质层(800)、盖层(700)、第一层间介质层(500)以及接触刻蚀停止层(420)的接触塞(900)。

12.一种半导体结构，包括：

衬底(100)；

栅堆叠，位于所述衬底(100)之上；

侧墙(220)，位于所述栅堆叠的侧壁上；

源/漏扩展区(320)，位于所述侧墙(220)下方以及两侧的衬底(100)中；

源/漏区(310)，位于所述源/漏扩展区(320)两侧的衬底(100)中。