[发明专利]FinFET器件及其制造方法

权利要求书

1.一种半导体器件，包括：

衬底；

第一介电层，设置在所述衬底的上方；

缓冲层，设置在所述衬底的上方并在介电层的沟槽的第一壁和第二壁之间；

绝缘体层，设置在所述缓冲层的上方，并在所述介电层的所述沟槽的所述第一壁和所述第二壁之间；

第二介电层，设置在所述第一介电层和所述绝缘体层的上方；以及

鳍结构，设置在所述绝缘体层的上方，并在所述第二介电层的沟槽的第一壁和第二壁之间。

2.根据权利要求1所述的半导体器件，还包括：

栅极结构，设置在所述鳍结构的上方，所述栅极结构分离所述半导体器件的源极区域和漏极区域，所述源极区域和所述漏极区域限定出在其间的沟道区域。

3.根据权利要求1所述的半导体器件，其中，所述缓冲层为具有晶体结构的典型的III/V族材料，以及

其中，所述绝缘体层为具有晶体结构的典型的III/V族材料。

4.根据权利要求1所述的半导体器件，其中，所述缓冲层包括：从由AlAs、AlAs/Ge、InP、InGaAs、InAs和InSb组成的组中所选择的材料，以及

其中，所述绝缘体层包括从由AlAsSb、GaAsSb和InAlAs组成的组中所选择的材料。

5.根据权利要求1所述的半导体器件，其中，所述缓冲层包括大约3000埃至大约10000埃的厚度，以及

其中，所述绝缘体层包括大约500埃至大约2000埃的厚度。

6.根据权利要求1所述的半导体器件，其中，所述缓冲层为纵横比限制(ART)层，并且 

其中，所述绝缘体层基本上没有位错。

7.根据权利要求1所述的半导体器件，其中，所述半导体器件为P型金属氧化物半导体(PMOS)鳍式场效应晶体管(FinFET)器件或N型金属氧化物半导体(NMOS)鳍式场效应晶体管(FinFET)器件中的一种，以及

其中，在集成电路器件中包括所述半导体器件。

8.一种半导体器件，包括：

衬底；

缓冲层，形成在所述衬底的上方并介于第一介电层之间；

绝缘体层，形成在所述缓冲层上方并介于所述第一介电层之间；以及

鳍结构，形成在所述绝缘体层上方并介于第二介电层之间，所述第二介电层形成在所述第一介电层的上方和所述绝缘体层的上方。

9.根据权利要求8所述的半导体器件，还包括：

栅极介电层，设置在所述鳍结构的中心部分上；以及

栅电极，设置在所述栅极介电层上方，所述栅电极横贯所述鳍结构，并分离所述半导体器件的应变的源极部件和漏极部件，所述应变的源极部件和漏极部件限定出在其间的所述鳍结构的沟道区域，

其中，所述应变的源极部件和漏极部件包括典型的III/V族材料，以及

其中，所述应变的源极部件和漏极部件和所述鳍结构的所述沟道区域具有不同的晶格常数。

10.一种用于制造半导体器件的方法，包括：

提供衬底；

在所述衬底上方沉积第一介电层；

在所述第一介电层中形成第一沟槽，以暴露所述衬底的表面；

在所述第一沟槽内的所述衬底的暴露表面的上方沉积缓冲层；

使所述第一沟槽内的所述缓冲层凹进；

在所述第一沟槽内的凹进的缓冲层的上方沉积绝缘体层；

在包括所述绝缘体层的所述衬底的上方沉积第二介电层；

在所述第二介电层中形成第二沟槽，以暴露所述绝缘体层的表面； 

在所述第二沟槽内的所述绝缘体层的暴露表面的上方形成鳍结构；以及

去除所述第二介电层的一部分，以暴露所述鳍结构的侧壁。