[发明专利]纳米晶沉积密度的工艺控制监测方法、模块及其制作方法

说明书

技术领域

本发明涉及半导体制程领域，尤其涉及一种对于纳米晶沉积密度的工艺控制监测方法、模块及其制作方法。

背景技术

闪存存储器是目前被大量使用和普遍认可的主流存储器件类型，是一种十分重要的半导体元器件，被广泛应用于电子和计算机行业。传统的闪存存储器的组成核心，是基于连续多晶硅薄膜的浮栅结构。然而，在半导体工艺技术节点逐步趋向于32nm，甚至更小尺寸的情况下，半导体器件氧化层的厚度也会变薄，半导体器件的可靠性也会受到影响。多晶硅薄膜浮栅存储器由于其自身结构与材料的选择导致要求快速写入/擦除操作和长时间高稳定性存储相矛盾的局限性：一方面快速低能耗的擦写操作要求隧穿介质层尽量薄，另一方面为了使在浮栅中的电荷能够长时间高稳定性的存储，如保持在十年以上，这样就要求隧穿介质层尽量厚。

分立式电荷存储(Discrete Charge Storage)，提供了一条解决上述矛盾的办法。分立式电荷存储主要利用互相之间绝缘的存储节点来存储电荷，这样做的好处是可以抑制漏电。对于传统的连续多晶硅薄膜，只要氧化层上有一个漏电通道，那么存储的电荷将全部被泄露。而对于分立式的电荷存储器，氧化层局部的漏电通道只会造成少数绝缘的存储节点的漏电，而其它存储节点的电荷依然保持，这样就可以大大的提高存储器件的电荷保持能力。分立式电荷存储节点一般有以下几种类型：一种是利用化合物自身的深能级缺陷进行存储的，以SONOS(poly-Si/SiO₂/Si₃N₄/SiO₂/Si)为代表，它以Si₃N₄层中的深能级缺陷态作为电荷存储介质；另一种是人为引入分立的纳米晶颗粒作为电荷存储介质；此外还可以利用两者的混合效果进行存储(氮化物中加入分立的纳米晶)。

其中具有纳米晶颗粒浮栅结构的闪存存储器，其利用纳米晶颗粒作为电荷存储介质，每一个纳米晶颗粒与周围晶粒绝缘且只存储少量几个电子，从而实现了分立电荷存储，降低了隧穿氧化层上的缺陷导致形成的致命的放电通道的危害性，只可能引起局部的纳米晶颗粒上的电荷泄漏，从而保证了电荷的保持特性更加稳定。比如Yu Hsien Lin等人发表在《IEEE Transactions on Electron Devices》杂志的2006年第53期第4刊第782至788页的文章中公开了采用氧化铪(HfO₂)纳米晶作为电荷陷阱层形成的存储结构的研究。

图1至图2为现有技术存储器的形成方法结构示意图。如图1所示，提供基底100，所述基底100包括有存储区1和外围区2，其中存储区1为核心区域，用以形成具有数据存储的功能器件，所述外围区2用于形成与存储区1对应的外接电路，以对所述存储区1进行应用。

继续参考图1，依次在所述基底100上形成隧穿氧化层102、由纳米晶颗粒排布而成的纳米晶层和顶部栅氧化层103。

如图2所示，在所述存储区1上的顶部栅氧化层103上形成光刻胶层104。接着如图3所示，依次去除位于外围区2上的顶部栅氧化层103、纳米晶颗粒和隧穿氧化层102。所述步骤之后还包括在所述基底100上形成由晶体管器件等形成的控制电路。

所述纳米晶层的形成工艺是低压化学气相沉积法。可以通过控制沉积时间控制纳米晶层的厚度和颗粒大小。

但是在上述技术方案以及别的现有的技术方案中，形成纳米晶的工艺进行过程中形成的纳米晶没有有效的方法实现无损伤监控其效果，即其纳米晶颗粒的大小和密度没有测试设备或方法直接无损伤测量。而纳米晶颗粒的大小和密度会影响半导体存储器的成品率。现有的检测办法一般需要采用TEM(Transmission electron microscope，透射电子显微镜)等切片进行，或等到所有工艺制程全部结束后再进行电学测试，不能及时反馈纳米晶的淀积工艺是否异常。

发明内容

本发明的目的是在工艺早期对纳米晶层的沉积质量进行检测，从而实现对工艺的监控。

为实现上述目的，本发明提供了一种纳米晶沉积密度的工艺控制监测模块，所述工艺控制监测模块包括形成在半导体衬底上的第一模块和第二模块：

所述第一模块从下至上依次包括：底层氧化层、纳米晶层、顶层氧化层和多晶硅层；

所述第二模块从下至上依次包括：顶层氧化层和多晶硅层。

可选的，所述半导体衬底为硅衬底。

可选的，所述底层氧化层为氧化硅层。

可选的，所述纳米晶层为纳米晶硅层或纳米晶金属层。