[发明专利]一种用于三维集成混合键合结构及其键合方法

说明书

技术领域

本发明涉及一种混合键合结构及其键合方法，尤其是一种用于三维集成混合键合结构及其键合方法，属于集成电路的技术领域。

背景技术

三维集成电路的核心技术包括TSV（硅通孔）制作、晶圆减薄、薄晶圆拿持以及键合技术等。这些技术都存在极大的挑战性。其中键合技术包括了芯片-芯片(chip-to-chip)、芯片-晶圆(chip-to-wafer)以及晶圆-晶圆(wafer-to-wafer)键合等三种方式。对于上述三种键合技术，电气互连有两种材料，一是金属凸点，如Cu，Au等；二是钎料凸点互连，如Sn，In等。

三维集成电路使用金属凸点互连的好处是可以获得很小的互连节距，Cu-Cu凸点键合可以获得优良的电性能和可靠性；其缺点是要求金属凸点具有很高的平整度，通常需要较高的键合温度（>300℃），以及特殊的表面处理以去除金属表面的氧化物。为降低键合温度，研究人员做了很多努力。具有代表性的研究是日本东京大学开发的表面活化键合技术（SAB, Surface activated bonding）。通过CMP（化学机械抛光）平整化，利用干法刻蚀获得纯净金属表面，并在高真空下完成键合过程。该方法虽然实现了了低温键合，但是工艺复杂，产率低，成本高，不适于大规模产业应用；具体见参考文献T. Suga, “Feasibility of surface activated bonding for ultra-fine pitch interconnection”, Proc. 2000 IEEE Electronic Components and Technolgoy Conference (ECTC), 2000, pp.702-705.和T.H. Kim, M.M.R. Howlader, et al., “Room temperature Cu-Cu direct bonding using surface activated bonding method”, J. Vac. Sci. Technol. A, 21(2), 2003, pp. 449-453。

与金属凸点相比，钎料互连的主要优点是钎料液/固反应可以减小对键合界面平整度的要求，具体见参考文献K. Sakuma, P. S. Andry, C. K. Tsang, S. L. Wright, et al., “3D Chip-Stacking Technology with Through-Silicon Vias and Low-Volume Lead-free Interconnections”, IBM J. RES. & DEV. 52(6), 2008, p611-631。电镀凸点，特别是铜柱钎料凸点具有较好的电性能和可靠性，并能满足细节距和低成本要求，因而受到工业界青睐。由于三维集成往往需要多层芯片（晶圆）堆叠，因此需要保证后续的堆叠不影响已形成的互连结构。因此在钎料凸点键合基础上，瞬态液相（TLP, transient liquid phase）键合应用受到重视。所谓瞬态液相键合是指低熔点钎料键合后完全转变成金属间化合物（IMC），可以保证多层芯片堆叠的稳定性，具体见参考文献R. Agarwal, W. Zhang, P. Limaye, R. Labie, B. Dimcic, A. Phommahaxay, and P. Soussan, “Cu/Sn Microbumps for 3D TSV Chip Stacking”, Proc. 2010 IEEE Electronic Components and Technolgoy Conference (ECTC), 2010, pp. 858-863。