[发明专利]半导体装置及半导体装置的制造方法

说明书

本申请以2011年2月24日申请的日本专利申请2011-38439为基础，享受该申请的优先权。在本申请中引用该日本专利申请的全部内容。

技术领域

本发明的实施例涉及半导体装置及半导体装置的制造方法。

背景技术

在背面照射型CMOS图像传感器中，必须将形成布线层的器件晶片和用于支持该器件晶片的支持晶片以直接接合的方式贴合，然后去除器件晶片的Si，制作用于向封装取出电极的布线层。

如果在去除器件晶片的Si后进行光刻(lithography)工序，存在布线层与本来正确的位置相比偏移10-500nm左右的问题。特别地，在CMOS图像传感器中，光刻工序的容许位置偏移量严格，由于影响分光特性，因此直接影响晶片成品率。

发明内容

本发明要解决的课题是提供能够有效地抑制位置偏移的半导体装置及半导体装置的制造方法。

实施例的半导体制造方法，其特征在于，具备：在第1基板的主表面上形成作为包含光电二极管的有源区域的光电二极管层的工序(步骤)；在所述光电二极管层上，形成包含布线以及覆盖该布线的绝缘层的布线层的工序；在所述布线层上形成绝缘膜的工序；和以使所述光电二极管层的晶体取向和第2基板的晶体取向一致的方式将所述第2基板接合到所述第1基板的所述绝缘膜的工序。

另一实施例的半导体装置，其特征在于，具备：基板；绝缘膜，其形成于所述基板的主表面上；布线层，其形成于所述绝缘膜上，被绝缘层覆盖；和光电二极管层，其形成于所述布线层上，与所述基板的晶体取向一致。

根据上述构成的半导体装置以及半导体装置的制造方法，能够有效地抑制位置偏移。

附图说明

图1是表示第1以及第2实施例的半导体装置的制造方法的一工序的截面图。

图2是表示第1实施例的半导体装置的制造方法的一工序的截面图。

图3是表示第1实施例的半导体装置的制造方法的一工序的截面图。

图4是表示第1实施例的半导体装置的制造方法的一工序的截面图

图5是表示第1实施例的半导体装置的制造方法的一工序的截面图。

图6是表示第1实施例的半导体装置的制造方法的一工序的截面图。

图7是表示第2实施例的半导体装置的制造方法的一工序的截面图。

图8是表示第2实施例的半导体装置的制造方法的一工序的截面图。

图9是表示第2实施例的半导体装置的制造方法的一工序的截面图。

图10是表示第2实施例的半导体装置的制造方法的一工序的截面图。

图11是表示第2实施例的半导体装置的制造方法的一工序的截面图。

图12是表示第2实施例的半导体装置的制造方法的一工序的截面图。

具体实施方式

实施例的半导体装置的制造方法具备：在第1基板的主表面上形成包含光电二极管的有源区域即光电二极管层的工序；在所述光电二极管层上，形成包含布线以及覆盖该布线的绝缘层的布线层的工序；在所述布线层上形成绝缘膜的工序。实施例的半导体装置的制造方法还具备：以使所述光电二极管层的晶体取向和第2基板的晶体取向一致的方式将所述第2基板接合到所述第1基板的所述绝缘膜的工序。

以下，参照附图，详细说明实施例的半导体装置的制造方法。另外，本发明并不局限于这些实施例。

(第1实施例)

本实施例的半导体装置的制造方法，例如能够应用于背面照射型CMOS图像传感器的制造方法。以下用图1至图6的截面图说明本实施例的半导体装置的制造方法。

作为用作器件晶片的第1基板1，使用例如SOI晶片和/或单层或者多层外延(Epitaxial)基板。图1表示将SOI晶片用作第1基板的情况的截面图。第1基板1包括硅层10、用作后述的蚀刻停止层3发挥功能的BOX氧化膜、硅层4。

通过对硅层4(光电二极管层)反复进行光刻工序、成膜工序、蚀刻工序、离子注入工序等的被称作FEOL(Front End of Line：前段工序)的工序，形成有源层(活性层)，进一步在有源层制作晶体管和/或光电二极管等的器件。

接着，如图2所示，通过被称作BEOL(Back End ofLine：后段工序)的工序形成用于电连接的布线层7。例如，布线层7的布线70可以是大马士革(Damaxine)构造的Cu。另外，上部布线71也可以使用Al。覆盖布线70、上部布线71的绝缘层6例如是TEOS(Tetra Ethyl Ortho Silicate：原硅酸四乙酯)膜。