[发明专利]具有MOM电容器的集成电路及其制造方法

说明书

技术领域

本发明涉及半导体领域，具体而言，涉及一种集成电路及其制造方法。

背景技术

鳍片场效应晶体管(FinFET)器件代表了半导体晶体管技术未来发展的方向。相比于传统的平面晶体管，finFET器件提出了很多的问题，这些问题涉及到与其他电路器件的集成，从而来提高器件的性能和表面利用率。

发明内容

为了解决现有技术中存在的问题，提供了一种集成电路，包括：电容器，所述电容器包括：衬底；电容器介电层，位于所述衬底的主表面上，所述电容器介电层中具有第一凹槽和第二凹槽；第一半导体鳍片，延伸自所述衬底的主表面，位于所述第一凹槽内；第一电容器电极，位于所述第一凹槽内和所述第一半导体鳍片的顶上；第二半导体鳍片，延伸自所述衬底的所述主表面并位于所述第二凹槽内；以及第二电容器电极，位于所述第二凹槽内和所述第二半导体鳍片的顶上。

上述集成电路还包括：第三凹槽，位于所述电容器介电层中；第三半导体鳍片，延伸自所述衬底的所述主表面并位于所述第三凹槽内；第三电容器电极，位于所述第三凹槽内和第三半导体鳍片的顶上；其中所述第一电容器电极和所述第三电容器电极互相电连接。

上述集成电路还包括：衬垫介电材料，加衬在所述第一凹槽或所述第二凹槽至少之一的侧壁和底部上。

在上述集成电路中，其中所述衬底包括绝缘体上硅衬底。

上述集成电路还包括衬垫介电材料，加衬在所述第一凹槽或所述第二凹槽至少之一的侧壁和底部上，并且其中所述衬垫介电材料包括氧化硅或包含金属氧化物的高-K电介质。

在上述集成电路中，其中第一电极和第二电极的材料均选自由铝，铜，钨，钛，金属硅化物，导电陶瓷，掺杂硅，及其组合组成的组。

在上述集成电路中，其中衬垫电介质的厚度是约5nm至约15nm。

根据本发明的另一方面，还提供了一种形成集成电路的方法，包括：在衬底上形成其中具有第一半导体鳍片和第二半导体鳍片的介电层；去除所述第一半导体鳍片的顶部以形成位于所述介电层中的第一凹槽，去除所述第二半导体鳍片的顶部以形成位于所述介电层中的第二凹槽；以及在所述第一凹槽中在所述第一半导体鳍片上形成第一电极，在所述第二凹槽中在所述第二半导体鳍片上形成第二电极。

在上述方法中，其中在衬底上形成其中具有第一半导体鳍片和第二半导体鳍片的介电层的步骤包括：在所述衬底上形成半导体层；图案化所述半导体层以形成所述第一半导体鳍片和所述第二半导体鳍片；在所述衬底和所述第一半导体鳍片以及第二半导体鳍片上均厚沉积所述介电层；以及平坦化所述介电层以与所述第一半导体鳍片和所述第二半导体鳍片的相应顶表面齐平。

在上述方法中，其中在衬底上形成其中具有第一半导体鳍片和第二半导体鳍片的介电层的步骤包括：在所述衬底上形成介电层；图案化所述介电层以在其中形成第一孔和第二孔；以及在所述第一孔中外延生长所述第一半导体鳍片和在所述第二孔中外延生长所述第二半导体鳍片。

上述方法还包括在形成所述第一电极之前在所述第一凹槽中形成衬垫电介质和在形成所述第二电极之前在所述第二凹槽中形成第二衬垫电介质。

上述方法还包括在形成所述第一电极之前在所述第一凹槽中形成衬垫电介质和在形成所述第二电极之前在所述第二凹槽中形成第二衬垫电介质，其中去除所述第一半导体鳍片的顶部以在所述介电层内形成第一凹槽以及去除所述第二半导体鳍片的顶部以在所述介电层内形成第二凹槽的步骤包括去除整个所述第一半导体鳍片和所述第二半导体鳍片至少之一，从而暴露所述第一凹槽和所述第二凹槽至少之一中的所述衬底。

在上述方法中，其中去除所述第一半导体鳍片的顶部以在所述介电层中形成第一凹槽以及去除所述第二半导体鳍片的顶部以在所述介电层中形成第二凹槽包括将所述第一半导体鳍片和所述第二半导体鳍片置于HBr和Cl₂至少一种中。

在上述方法中，其中在所述第一凹槽中在所述第一半导体鳍片上形成第一电极以及在所述第二凹槽中在所述第二半导体鳍片上形成第二电极的步骤包括分别在所述第一凹槽和所述第二凹槽内沉积材料，所述材料选自基本上由金属，金属合金，导电陶瓷，硅化物，掺杂半导体，及其组合组成的组。

在上述方法中，还包括在所述介电层的第三孔中形成第三半导体鳍片；在所述第三半导体鳍片上形成第三电极；以及电连接所述第一电极和所述第三电极。