[发明专利]半导体器件及其制造方法无效
申请号: | 201210034861.2 | 申请日: | 2012-02-16 |
公开(公告)号: | CN102646665A | 公开(公告)日: | 2012-08-22 |
发明(设计)人: | 玄灿顺 | 申请(专利权)人: | 海力士半导体有限公司 |
主分类号: | H01L23/528 | 分类号: | H01L23/528;H01L27/115;H01L21/768 |
代理公司: | 北京弘权知识产权代理事务所(普通合伙) 11363 | 代理人: | 郭放;俞波 |
地址: | 韩国*** | 国省代码: | 韩国;KR |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体器件 及其 制造 方法 | ||
1.一种半导体器件,包括:
第一层间电介质层,所述第一层间电介质层形成在半导体衬底之上;
接触孔,所述接触孔形成为贯穿所述第一层间电介质层;
接触插塞,所述接触插塞分别形成在所述接触孔内,以及
间隔件,所述间隔件形成为部分地覆盖所述接触孔内的所述接触插塞的上部侧壁。
2.如权利要求1所述的半导体器件,还包括:
刻蚀停止层,所述刻蚀停止层形成在所述第一层间电介质层上,并由与所述间隔件相同的材料形成;
第二层间电介质层,所述第二层间电介质层形成在所述刻蚀停止层上;以及
金属线,所述金属线形成为分别贯穿所述第二层间电介质层和所述刻蚀停止层,并与所述接触插塞耦接。
3.如权利要求2所述的半导体器件,其中,所述间隔件和所述刻蚀停止层由具有与所述第一层间电介质层和所述第二层间电介质层不同的刻蚀选择性的材料层形成。
4.如权利要求2所述的半导体器件,其中,所述半导体衬底包括NAND快闪存储器件的注入了杂质的漏区,
其中,所述金属线是所述NAND快闪存储器件的位线。
5.一种半导体器件,包括:
第一层间电介质层,所述第一层间电介质层形成在半导体衬底之上;
接触孔,所述接触孔形成为贯穿所述第一层间电介质层;
导电层,所述导电层形成在所述接触孔内;
阻挡金属层,所述阻挡金属层形成为覆盖所述接触孔内的所述导电层的底部表而和所述导电层的下部侧壁;以及
间隔件,所述间隔件形成为部分地覆盖所述接触孔内的所述导电层的上部侧壁。
6.如权利要求5所述的半导体器件,还包括:
刻蚀停止层,所述刻蚀停止层形成在所述第一层间电介质层上,并由与所述间隔件相同的材料形成;
第二层间电介质层,所述第二层间电介质层形成在所述刻蚀停止层上;以及
金属线,所述金属线形成为分别贯穿所述第二层间电介质层和所述刻蚀停止层,并与所述接触插塞耦接。
7.如权利要求6所述的半导体器件,其中:
所述间隔件和所述刻蚀停止层由氮化物层形成,并且
所述第二层间电介质层由氧化物层形成。
8.如权利要求6所述的半导体器件,其中,所述半导体衬底包括NAND快闪存储器件的注入了杂质的漏区,
其中,所述金属线是所述NAND快闪存储器件的位线。
9.如权利要求5所述的半导体器件,其中:
所述阻挡金属层中的每个具有钛Ti层和氮化钛TiN层的叠层,并且
所述导电层每个由金属层形成。
10.如权利要求9所述的半导体器件,其中,每个导电层的金属层包括钨W。
11.一种半导体体器件,包括:
第一层,所述第一层形成在半导体衬底之上;
孔,所述孔形成为贯穿所述第一层;
导电层,所述导电层形成在所述孔内;以及
间隔件,所述间隔件形成在所述导电层与所述孔的侧壁之间,其中,所述间隔件不覆盖所述孔的侧壁的下部。
12.如权利要求11所述的半导体器件,还包括金属线,所述金属线分别形成在所述导电层之上,以接触所述导电层和所述间隔件。
13.如权利要求11所述的半导体器件,还包括第二层,所述第二层形成在所述第一层之上,其中,所述第二层不覆盖所述导电层,并且以与所述间隔件相同的材料形成。
14.一种制造半导体器件的方法,包括以下步骤:
在半导体衬底上形成第一层间电介质层;
形成贯穿所述第一层间电介质层的接触孔;
在所述接触孔内形成接触插塞,其中,使所述接触插塞的上部侧壁凹陷;以及
形成部分地覆盖所述接触插塞的上部侧壁的间隔件。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于海力士半导体有限公司,未经海力士半导体有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201210034861.2/1.html,转载请声明来源钻瓜专利网。
- 上一篇:具有定位装置的钻夹头
- 下一篇:一种单电源10KV配电装置