[发明专利]封闭型沟槽式功率半导体元件及其制造方法

说明书

技术领域

本发明涉及一种沟槽式功率半导体元件及其制造方法，特别涉及一种封闭型(closed cell)沟槽式功率半导体元件及其制造方法。

背景技术

沟槽式功率半导体元件的结构可区分为封闭型(closed cell)与长条型(striped cell)，二者的主要差异在于沟槽式栅极结构的分布方式。对于长条型沟槽式功率半导体元件而言，沟槽式栅极结构为长条状，等距分布于沟槽式功率半导体元件的本体层内。对于封闭型沟槽式功率半导体元件而言，沟槽式栅极结构则是呈网状分布于沟槽式功率半导体元件的本体层内，并于本体层内定义出多个方形区域。相较于长条型沟槽式功率半导体元件，封闭型沟槽式功率半导体元件在芯片的单位面积内，可提供较大的通道宽度(channel width)，从而有助于降低功率半导体元件的导通电阻。

图1为一典型封闭型沟槽式功率半导体元件的俯视图。如图1所示，此封闭型沟槽式功率半导体元件的沟槽式栅极结构呈网状分布于本体层中，并于本体层内定义出多个方形区域10，即单位晶胞。源极区101位于此方形区域10内，且邻接于沟槽式栅极结构102。在此方形区域10的中央处并具有一重掺杂区103，供本体层电性连接至源极金属层。

图1A为图1的封闭型沟槽式功率半导体元件的单位晶胞10a的实际尺寸的示意图。请参阅图1A，此封闭型沟槽式功率半导体元件单位面积的通道宽度Cw为：

(L11×4)/(L12×1)＝Cw

其中当长度L11为0.6微米，而长度L12为1微米时，根据上述数学式，Cw等于2.4。

请参阅图1B，随着功率半导体元件的线宽缩减，单位面积的通道宽度的数值可获得提升。以图1B所示的单位晶胞10b的尺寸为例，将此封闭型沟槽式功率半导体元件的线宽缩减为原本的75％，单位面积的通道宽度可提升至：

(L21×4)/(L22×0.75)＝Cw

其中当长度L21为0.45微米，而长度L22为0.75微米，根据以上述数学式，Cw等于3.2。

虽然通过缩减功率半导体元件的晶胞尺寸有助于提升单位面积的通道宽度以降低导通电阻，但是，随着晶胞尺寸的缩减，位于方形区域中央处的重掺杂区16，16’与周围沟槽式栅极结构12，12’的距离也随着缩减(由图1A的t1缩减为图1B的t2)。因此，重掺杂区16’内的掺杂物就容易因为后续热制程扩散至沟槽式栅极结构12’的侧边，扩散后的区域如虚线所示，而改变通道处的掺杂浓度，进而影响原本功率半导体元件所设定的临界电压值(threshold voltage)。

发明内容

本发明的主要目的是提出一种封闭型沟槽式功率半导体元件及其制造方法，可以维持线宽缩减后对于单位面积的通道宽度的改善，同时避免线宽缩减后对于临界电压值可能造成的不利影响。

为达到上述目的，本发明提供一种封闭型沟槽式功率半导体元件，包括一基材、多个单位晶胞。其中，多个单位晶胞，数组排列于基材内。且各单位晶胞包括一本体区与一沟槽式栅极。上述沟槽式栅极，环绕本体区的周围，且沟槽式栅极的至少一侧壁，在朝向本体区的一侧具有一凹陷。

依据本发明封闭型沟槽式功率半导体元件的一实施例，其中，所述凹陷的宽度小于所述沟槽式栅极任两相对侧的距离。

依据本发明封闭型沟槽式功率半导体元件的一实施例，其中，所述单位晶胞呈方形外观。

依据本发明封闭型沟槽式功率半导体元件的上述实施例，其中，沟槽式栅极在对应于单位晶胞的一短边的侧壁具有凹陷。

依据本发明封闭型沟槽式功率半导体元件的上述实施例，其中，沟槽式栅极在对应于单位晶胞的两短边的二侧壁均具有凹陷。

依据本发明封闭型沟槽式功率半导体元件的另一实施例，其中，凹陷呈方形或三角形外观。

依据本发明封闭型沟槽式功率半导体元件的另一实施例，其中，凹陷呈H形外观。

依据本发明封闭型沟槽式功率半导体元件的另一实施例，其中，本体区呈U形外观。

依据本发明封闭型沟槽式功率半导体元件的另一实施例，其中，侧壁的中央处具有一凸出以定义出二个凹陷于凸出的两侧。