[发明专利]半导体元件

说明书

本申请主张2011年1月26日在日本申请的日本专利2011-014503号的优先权，将其内容全部援引到说明书中。

技术领域

本发明的实施方式涉及半导体元件。

背景技术

为了实现开关电源等电源电路的小型化，有效的方法是提高开关频率，使电源电路内的电感、电容等无源元件变小。但是，如果提高开关频率，则MOSFET(Metal Oxide Semiconductor Field Effect Transistor，金属氧化物半导体场效应晶体管)、IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管)等开关元件的开关损失增加，导致开关电源的电源效率降低。因此，对于开关电源等电源电路的小型化，在实现开关元件的高速化的同时使开关损失减少是不可或缺的。

在被作为开关元件而使用的MOSFET、IGBT等MOS栅元件中，通过缩短栅极长度，降低栅极电容，实现了高速化。

但是，如果减小栅极电容来进行高速化，则在布线所含有的寄生电感、与开关元件电容之间引起谐振。因此，导致在开关时从MOS栅元件产生高频噪声。

作为解决该问题的例子，有一种在MOS栅元件的栅电极下设置p^-型层的构造。根据这样的构造，施加高电压时的栅极/漏极间电容增加，漏极电压的时间性变化(dV/dt)变小。由此，开关噪声降低。但是，在栅电极下形成p^-型层的制造工序复杂。因此，MOS栅元件的低成本化存在下限。

发明内容

本发明的实施方式提供一种难以产生噪声的半导体元件。

实施方式的半导体元件具备：第1导电型的第1半导体层、第1导电型的第2半导体层、第2导电型的第3半导体层、第1导电型的第4半导体层、第1控制电极、引出电极、第2控制电极、第3控制电极、第1主电极、第2主电极。上述第2半导体层设置在上述第1半导体层之上。上述第3半导体层选择性地设置在上述第2半导体层的表面。上述第4半导体层选择性地设置在上述第3半导体层的表面。上述第1控制电极与上述第2半导体层、上述第3半导体层以及上述第4半导体层隔着第1绝缘膜对置。上述引出电极与上述第1控制电极电连接，设置在与设置有上述第1控制电极的第1区域不同的第2区域的上述第2半导体层之上。上述第2控制电极以及上述第3控制电极与上述引出电极电连接，在上述引出电极下隔着第2绝缘膜与上述第2半导体层对置。上述第1主电极与上述第1半导体层连接。上述第2主电极与上述第3半导体层以及上述第4半导体层连接。在上述引出电极下的上述第2半导体层的表面没有设置上述第3半导体层，上述第2控制电极的至少一部分与第3控制电极的整体设置在上述引出电极下。上述第2控制电极的电阻比上述第3控制电极的电阻高。

根据本发明的实施方式，可以提供难以产生噪声的半导体元件。

附图说明

图1是对实施方式涉及的半导体元件的概要进行说明的图。

图2是对参考例涉及的半导体元件进行说明的图，图2(a)是参考例涉及的半导体元件的主要部分剖视图，图2(b)是参考例涉及的半导体元件的等效电路图。

图3是对实施方式涉及的半导体元件的效果进行说明的图，图3(a)是实施方式涉及的半导体元件的主要部分剖视图，图3(b)是实施方式涉及的半导体元件的等效电路图。

图4是第1具体例涉及的半导体元件的主要部分俯视图。

图5是第1具体例涉及的半导体元件的主要部分剖视图，图5(a)是图4的X-X’剖视图，图5(b)是图4的Y-Y′剖视图，图5(c)是图4的Z-Z′剖视图。

图6是第1具体例的第1变形例涉及的半导体元件的主要部分俯视图。

图7是第1具体例的第1变形例涉及的半导体元件的主要部分剖视图，图7(a)是图6的X-X’剖视图，图7(b)是图6的Y-Y′剖视图。

图8是第1具体例的第2变形例涉及的半导体元件的主要部分俯视图。

图9是第1具体例的第2变形例涉及的半导体元件的主要部分剖视图，图9(a)是图8的X-X’剖视图，图9(b)是图8的Y-Y′剖视图。

图10是第1具体例的第3变形例涉及的半导体元件的主要部分俯视图。

图11是第1具体例的第3变形例涉及的半导体元件的主要部分剖视图，图11(a)是图10的X-X’剖视图，图11(b)是图10的Y-Y′剖视图。

图12是第1具体例的第4变形例的半导体元件的主要部分剖视图。

图13是第2具体例涉及的半导体元件的主要部分俯视图。