[发明专利]一种新型栅极图形尺寸收缩方法

说明书

技术领域

本发明涉及半导体集成电路制造领域，特别涉及一种新型栅极图形尺寸收缩方法。

背景技术

随着半导体技术的迅猛发展，集成电路器件设计的尺寸也持续的向小型化的方向发展。基于市场竞争和产业需求，不断提高产品的性能/性价比是微电子技术发展的动力。特征尺寸即线宽（critical dimension， CD）是指集成电路芯片工艺可达到的最小导线宽度，是一条工艺线中能加工的最小尺寸，其是集成电路芯片先进水平的主要指标。线宽越小，集成度越高，在同一面积上可集成更多的芯片。缩小特征尺寸从而提高成绩度是提高产品性能/性价比最有效手段之一。只有特征尺寸缩小，在同等集成度的条件下，芯片面积才可以更小，同等直径的硅片产出量才能够提高。特别在高密度存储装置中，例如动态随机存储器DRAM以及与非型闪存（NAND Flash），特征尺寸小型化具有更加重要的意义。

随着CMOS半导体器件工艺的发展以及按比例尺寸缩小，对光刻工艺的要求不断提高，而光刻的分辨率具有一定的极限，这就造成图形化的关键尺寸的不断缩小会达到或超过光刻工艺的极限。与此同时，为达到高的光刻分辨率，要求显影光的波长不断缩小，这也使显影时聚焦深度（DOF：depth of focus）减小，供干法刻蚀作为阻挡层的光阻的厚度不断减薄，对干法刻蚀中衬底层对光阻的选择比提出了更高的要求。另外，图形尺寸的缩小，使线宽粗糙度所占图形尺寸的比例扩大，对线宽粗糙度的要求不断提高。

现行的工艺方法是为了缩小栅极光阻图形尺寸，增加栅极光阻图形化工艺的工艺界限（process window）,采用在栅极干法刻蚀工艺中增加一步等离子体消减（trimming）的步骤，来缩小栅极图形的尺寸，从而使刻蚀出的图形尺寸更小。这一等离子体消减的步骤可以针对光阻进行，也可以在底部抗反射层(BARC:Bottom Anti-Reflective Coating)刻蚀后进行，或者在硬掩膜（hardmask）刻蚀完成后进行，这一工艺方法的问题是等离子体消减的工艺步骤的特殊工艺参数设定是一种趋向各项同性的刻蚀步骤，容易在晶圆表面产生缺陷（defect）：为减小对衬底的刻蚀和增大对被消减物两侧的消减，这一工艺步骤采用含卤素气体（氟、氯或者溴化氢）加氧气，并没有射频偏压能量（RF bias power），使得反应腔侧壁附着的聚合物（polymer）被富氧离子轰击掉落，使晶圆表面形成缺陷，而且等离子体的轰击也会恶化图形的线宽粗糙度（LWR）。

传统栅极图形尺寸收缩工艺包括等离子体刻蚀法和离子注入法。中国专利CN200810205372提供一种等离子体刻蚀电介质层的方法，使用含硫的等离子体刻蚀电介质层，可以很好地保证在电介质层上刻蚀出的等离子体符合预期。另外，该发明先还利用不含硫的第二等离子体刻蚀硬膜层，再利用含硫的第一 等离子体刻蚀电介质层，既能利用含硫的等离子体刻蚀电介质层从而保持良好的刻蚀形状，又能防止硫与有机掩膜层形成阻隔层，从而避免难以去除有机掩膜层的缺陷。

中国专利CN200810109206提供一种控制特征尺寸收缩的蚀刻工艺。多层掩模包括形成在待刻蚀的衬底层上平版印刷图形化的光致抗蚀剂和未图形化的有机抗反射涂层(BARC)。使用有效的负性蚀刻偏置蚀刻该BARC层以减小在该多层掩模 中的开口的特征尺寸至在该光致抗蚀剂中的平版印刷所确定的尺寸之下。该BARC蚀刻的有效的负性蚀刻偏置而后被应用到在衬底层中蚀刻具有减小的 特征尺寸的开口。使用有效的负性蚀刻偏置在BARC中等离子体蚀刻开口，使用例如CHF3进行聚合化学反应。在另一个实施例中，该聚合化学反应提供使用高频耦合电源在相对低的功率在低压激发。

中国专利CN200810203804使用离子注入处理方法来实现线形图形尺寸收缩工艺。其提出一种收缩线型图形特征尺寸的方法，包括：对作为掩膜的光阻图形进行离子注入，使得所述光阻图形的特征尺寸收缩。本发明提出的收缩线型图形特征尺寸的方法，其能够有效收缩光阻的特征尺寸，使得光阻线性边缘的粗糙度变得更加平滑，并保证整个晶圆的特征尺寸的均匀性，离子注入处理后的光阻在后续的蚀刻过程中抗蚀刻能力大大加强，而且有效降低密集图形与稀疏图形在特征尺寸缩减量上的差异即微负载效应。但这种方法在实现对光阻图形尺寸的收缩和固化的同时，也会对光阻的底层抗反射层进行离子注入，使之变性而改变其刻蚀特性而难以被刻蚀去除，所以有潜在的工艺问题。