[发明专利]多芯片晶圆级封装的方法

说明书

技术领域

本发明涉及半导体技术领域，更具体地说，涉及多芯片晶圆级封装的方法。

背景技术

由于多种电子部件(例如，晶体管、二极管、电阻器、电容器等)的集成密度的不断改进，导致半导体工业经历了快速的成长。对于大部分来说，集成密度的该改进来自最小特征尺寸的重复减小，这允许更多部件被集成到给定区域中。随着最近甚至更小的电子器件的要求的增长，需要更小的半导体管芯和半导体管芯的更有创造性的封装技术。

随着半导体技术的发展，基于多芯片晶圆级封装的半导体器件已经出现，作为进一步减小半导体芯片的物理尺寸有效的选择。在基于晶圆级封装的半导体器件中，有源电路(诸如，逻辑电路、存储器、处理器电路等)在不同晶圆上制造，并且每个晶圆管芯都使用拾取与放置技术被堆叠在另一晶圆管芯的顶部上。可以通过采用多芯片半导体器件实现更高密度。而且，多芯片半导体器件可以实现更小的形状系数(form factor)、成本效率、增加的性能和更低的功率消耗。

多芯片半导体器件可以包括：顶部有源电路层、底部有源电路层和多个中间层(inter layer)。在多芯片半导体器件中，两个管芯(die)通过多个微凸块被接合到一起并且通过多个硅通孔相互电连接。微凸块和硅通孔提供在多芯片半导体器件的垂直轴上的电互连。结果，两个半导体管芯之间的信号路径比传统多芯片器件中的更短，传统多芯片器件中，不同管芯使用互连技术(诸如，基于线接合的芯片堆叠封装)被接合到一起。多芯片半导体器件可以包括堆叠在一起的多种半导体管芯。多个半导体管芯在晶圆被切割之前被封装。晶圆级封装技术具有一些优点。在晶圆级封装多个半导体管芯的一个有益特征是多芯片晶圆级封装技术可以降低制造成本。基于晶圆级封装的多芯片半导体器件的另一有益特征在于，通过采用微凸块和硅通孔减少寄生损失。

发明内容

根据本发明，提供一种方法，包括：在晶圆的顶面上附着第一半导体管芯；在所述第一半导体管芯上附着第二半导体管芯；通过将所述第一半导体管芯和所述第二半导体管芯嵌入第一感光材料层，形成重配置晶圆；以及在所述第一感光材料层中形成第一组组件通孔。

优选地，该方法进一步包括：使用粘着层在底层上附着所述晶圆；以及将所述底层与所述晶圆分离。

优选地，该方法进一步包括：使用第一粘着层将所述第二半导体芯片附着至所述第一半导体管芯；使用第二粘着层以背面对正面的方式将所述第一半导体管芯附着至所述晶圆；在所述第一感光材料层的顶部上形成第一重分配层；以及在所述第一重分配层的顶部上形成多个焊球。

优选地，该方法进一步包括：使用多个金属凸块以正面对正面的方式将所述第二半导体管芯附着至所述第一半导体管芯；以及使用多个金属凸块以正面对正面的方式将所述第一半导体管芯附着至所述晶圆。

优选地，该方法进一步包括：在所述第二半导体管芯的一侧和所述第一感光材料层的正面之间形成第一组开口；在所述第一半导体管芯的一侧和所述第一感光材料层的所述正面之间形成第二组开口；以及在所述晶圆的一侧和所述第一感光材料层的所述正面之间形成第三组开口。

优选地，该方法进一步包括：在所述第一组开口中电镀导电材料；在所述第二组开口中电镀导电材料；以及在所述第三组开口中电镀导电材料。

优选地，该方法进一步包括：将所述重配置晶圆切割为多个封装件，其中，每个封装件都包括多个半导体管芯。

根据本发明的另一方面，提供一种方法，包括：在第二晶圆的顶面上附着半导体管芯；通过将所述第二晶圆和所述半导体管芯嵌入到第一感光材料层中，形成第一重配置晶圆；将所述第一重配置晶圆切割为多个多管芯结构；在第一晶圆的顶面上附着所述多个多管芯结构；通过将所述多个多管芯结构嵌入到第二感光材料层中，形成第二重配置晶圆；以及在所述第二感光材料层中形成第一组组件通孔。

优选地，该方法进一步包括：使用第一粘着层在第一底层上附着所述第一晶圆；以及使所述第一底层与所述第一晶圆分离。

优选地，该方法进一步包括：使用第三粘着层将所述半导体管芯附着至所述第二晶圆；使用第四粘着层以背面对正面的方式将所述多个多管芯结构附着至所述第一晶圆；在所述第一感光材料层的顶部上形成第一重分配层；在所述第二感光材料层的顶部上形成第二重分配层；以及在所述第二重分配层的顶部上形成多个焊球。

优选地，该方法进一步包括：使用多个金属凸块以正面对正面的方式将所述半导体管芯附着至所述第二晶圆；使用多个金属凸块以正面对正面的方式将所述多个多管芯结构附着至所述第一晶圆。