[发明专利]用于半导体存储器的可编程保持器

说明书

技术领域

所公开的系统和方法涉及半导体存储器。更具体地来说，所公开的系统和方法涉及用于半导体存储器的可编程保持器。

背景技术

半导体存储器，例如，随机存取存储器(“RAM”)和只读存储器(“ROM”)可以包括：连接至位线的保持器电路，从而减小了泄漏电流并且降低了噪声，防止破坏从连接至位线的存储器位单元所读出的数据。然而，尤其在低压操作期间，这些传统保持器电路还可能具有较高的DC泄漏电流，并且导致半导体存储器具有较慢的操作时间。此外，这种传统保持器针对最差情况的编码进行设计，从而可能限制VCCmin操作并且进一步增加了功耗。

发明内容

为了解决现有技术中所存在的问题，根据本发明的一个方面，提供了一种方法，包括：接收存储器编码，所述存储器编码标识将要存储在半导体存储器中的逻辑0和逻辑1的数量；通过所述存储器编码确定将要连接至所述半导体存储器的第一位线的第一类型的位单元的数量；基于将要连接至所述第一位线的所述第一类型的位单元的数量，从多个保持器电路中选择第一保持器电路；以及将所述半导体存储器的布局的电子表示存储在非易失性机器可读存储介质中。

在该方法中，进一步包括：通过所述存储器编码确定将要连接至所述半导体存储器的第二位线的所述第一类型的位单元的数量；以及基于将要连接至所述第二位线的所述第一类型的位单元的数量，从多个保持器电路中选择第二保持器电路，其中，所述第二保持器电路与所述第一保持器电路不同。

在该方法中，所述第一类型的位单元为被编程为在读操作期间输出逻辑0的位单元，将要连接至所述第一位线的所述第一类型的位单元的数量大于将要连接至所述第二位线的所述第一类型的位单元的数量，并且，将要连接至所述第一位线的保持器的尺寸小于将要连接至所述第二位线的保持器的尺寸。

在该方法中，所述第一类型的位单元为被编程为在读操作期间输出逻辑1的位单元，将要连接至所述第一位线的所述第一类型的位单元的数量大于将要连接至所述第二位线的所述第一类型的位单元的数量，并且，将要连接至所述第一位线的保持器的尺寸大于将要连接至所述第二位线的保持器的尺寸。

在该方法中，进一步包括：通过所述存储器编码确定将要连接至所述半导体存储器的多条位线中的每一条的所述第一类型的位单元的数量；以及基于将要连接至每条相应的所述位线的所述第一类型的位单元的数量选择所述多条位线中的每一条的保持器电路，其中，选择至少两种不同类型的保持器电路。

在该方法中，进一步包括：基于所述布局制造所述半导体存储器的掩模；以及使用所述掩模制造所述半导体存储器。

根据本发明的另一方面，提供了一种半导体存储器，包括：第一位线和第二位线；第一数量的第一类型的位单元，连接至所述第一位线；第一保持器电路，连接至所述第一位线，基于所述第一类型的位单元的所述第一数量，所述第一保持器电路具有第一尺寸；第二数量的所述第一类型的位单元，连接至所述第二位线；以及第二保持器电路，连接至所述第二位线，基于所述第一类型的位单元的所述第二数量，所述第二保持器电路具有第二尺寸，其中，所述第一尺寸与所述第二尺寸不同。

在该半导体存储器中，进一步包括：第二数量的第二类型的位单元，连接至所述第一位线。

在该半导体存储器中，所述第一类型的位单元被配置为在读操作期间输出逻辑0，所述第二类型的位单元被配置为在读操作期间输出逻辑1。

在该半导体存储器中，所述第一类型的位单元被配置为在读操作期间输出逻辑1，所述第二类型的位单元被配置为在读操作期间输出逻辑0。

在该半导体存储器中，所述第一类型的位单元被配置为在读操作期间输出逻辑0。

在该半导体存储器中，所述第一类型的位单元的所述第一数量大于所述第二类型的位单元的所述第二数量，所述第一保持器电路的尺寸小于所述第二保持器电路的尺寸。

在该半导体存储器中，所述第一类型的位单元被配置为在读操作期间输出逻辑1。

在该半导体存储器中，所述第一类型的位单元的所述第一数量大于所述第二类型的位单元的所述第二数量，所述第一保持器电路的尺寸大于所述第二保持器电路的尺寸。