[发明专利]半导体装置

说明书

本申请是申请号为200710136692.2、申请日为2007年7月20日、发明名称为“显示装置、半导体装置”的发明专利申请的分案申请。

技术领域

本发明涉及有源矩阵型显示装置、以及元件配置为矩阵状的半导体装置。

背景技术

从来，作为图像显示装置，已知的是液晶显示装置、电致发光(Electro Luminescence；下面称为EL)显示装置等。作为这种显示装置的型式，可以举出无源矩阵型和有源矩阵型。再者，有源矩阵型显示装置即使增加像素数，也可以高速地运作。

有源矩阵型显示装置因为将TFT、电容元件、布线、像素电极等形成在同一衬底上，所以容易降低开口率。因此，可以尝试通过设法改变它们的材料、形状、个数、或者布置等的设计来提高开口率。例如，在专利文件1中公开了如下方法：通过使用具有高相对介电常数的氧化钽作为电容元件的电介质，谋求电容元件的小面积化。

[专利文件1]日本专利申请公开特开平11-312808号公报

另一方面，存在着如下问题：若采用将具有高相对介电常数的材料用于电容元件的方法，则工序数量会增多。

在此，为了使工序数量不增加且提高开口率，扩大开口部的面积即可。但是，如果为了扩大开口部的面积，将开口部设在布线之间，则开口部的形状变得复杂。再者，在EL显示装置中，当使开口部的形状复杂时，因为开口部的边缘(端部)的长度变大，所以产生了助长EL发光部的收缩的问题。

在此，EL发光部的收缩指的不是EL层的物理收缩，而是EL元件的有效面积(EL元件的发光部分的面积)从端部逐渐地收缩的状态。

此外，在除了显示装置以外的半导体装置(例如DRAM等)中，扩大与晶体管连接的元件的面积为优选。

发明内容

因而，本发明的目的在于提供开口率高的显示装置(或者元件的面积大的半导体装置)。

在本说明书中，TFT的沟道形成区域指的是在栅电极的下面隔着栅绝缘膜设置的半导体区域。此外，沟道长度指的是在沟道形成区域中载流子流动的方向的长度。再者，沟道宽度指的是垂直于沟道长度方向的沟道形成区域的长度。

注意，当采用多栅结构的TFT时，沟道长度及沟道宽度指的是每一个沟道形成区域的尺寸。

此外，多栅结构是在一个TFT中设置多个沟道形成区域的结构。与此相反，单栅结构是在一个TFT中设置一个沟道形成区域的结构。

本发明的显示装置包括：设在相邻的像素电极之间的布线、以及薄膜晶体管，其中所述薄膜晶体管的沟道形成区域设在所述布线的下方，所述沟道形成区域设在与所述布线重叠的位置，并且所述沟道形成区域的沟道宽度的方向与在所述布线中流过电流的方向平行。

本发明的显示装置包括：设在相邻的像素电极之间的布线、以及具有多个沟道形成区域的薄膜晶体管，其中所述多个沟道形成区域设在所述布线的下方，所述多个沟道形成区域设在与所述布线重叠的位置，并且所述多个沟道形成区域的沟道宽度的方向与在所述布线中流过电流的方向平行。

本发明的显示装置包括：设在相邻的像素电极之间的布线、以及薄膜晶体管，其中所述薄膜晶体管的沟道形成区域设在所述布线的下方，所述沟道形成区域设在与所述布线重叠的位置，并且所述沟道形成区域的沟道宽度的方向与所述布线的形状的长边方向平行。

本发明的显示装置包括：设在相邻的像素电极之间的布线、以及具有多个沟道形成区域的薄膜晶体管，其中所述多个沟道形成区域设在所述布线的下方，所述多个沟道形成区域设在与所述布线重叠的位置，并且所述多个沟道形成区域的沟道宽度的方向与所述布线的形状的长边方向平行。

本发明的显示装置包括：设在相邻的像素电极之间的布线、以及薄膜晶体管，其中所述薄膜晶体管的沟道形成区域设在所述布线的下方，所述沟道形成区域设在与所述布线重叠的位置，并且所述沟道形成区域的沟道宽度的方向与所述像素电极的形状的长边方向平行。

本发明的显示装置包括：设在相邻的像素电极之间的布线、以及具有多个沟道形成区域的薄膜晶体管，其中所述多个沟道形成区域设在所述布线的下方，所述多个沟道形成区域设在与所述布线重叠的位置，并且所述多个沟道形成区域的沟道宽度的方向与所述像素电极的形状的长边方向平行。

在本发明的显示装置中，所述薄膜晶体管在线性区工作。

以晶体管的栅极与源极之间的电压为Vgs，以晶体管的源极与漏极之间的电压为Vds，并以晶体管的阈值电压为Vth。在此情况下，线性区指的是|Vgs-Vth|＞|Vds|的关系式成立的范围。