[发明专利]半导体存储器件及其测试电路和测试操作方法

说明书

技术领域

本发明的示例性实施例涉及一种半导体存储器件，更具体而言涉及一种半导体存储器件及其测试电路和测试操作方法。

背景技术

存储器件中被广泛应用的动态随机存取存储器(DRAM)包括用于储存数据的多个存储器单元。随着集成在半导体器件中的存储器单元的数目增加，测试半导体存储器件中的存储器单元要花费更多的时间和金钱。因此，开发和采用了并行测试方案来测试晶片级或封装级的半导体存储器件中的存储器单元。

根据并行测试方案，将测试数据输入到半导体存储器件的存储体中的两个或多个存储器单元中。存储器单元储存并输出测试数据。比较输出的测试数据，以确定存储器单元是否具有缺陷。

现有的半导体存储器件包括芯片上的附加测试引脚，以输出比较结果即测试结果。为了减小芯片尺寸，需要一种能够在不具有附加测试引脚的情况下测试半导体存储器件并且能够减少测试时间的电路。

发明内容

本发明的示例性实施例涉及一种能够减少多个单位单元的测试时间的半导体存储器件。

根据本发明的一个示例性实施例，一种半导体存储器件包括：多个存储体，所述多个存储体每个都包括多个第一存储器单元和多个第二存储器单元；第一输入/输出单元，所述第一输入/输出单元被配置成在所述第一存储器单元与多个第一数据焊盘之间传送第一数据；第二输入/输出单元，所述第二输入/输出单元被配置成在所述第二存储器单元与多个第二数据焊盘之间传送第二数据；路径选择单元，所述路径选择单元被配置成在测试模式期间，传送经由所述第一数据焊盘输入的所述第一数据至所述第一存储器单元和所述第二存储器单元；以及测试模式控制单元，所述测试模式控制单元被配置成在所述测试模式期间，将所述第一存储器单元的第一数据与所述第二存储器单元的第一数据进行比较，以及基于比较结果来控制所述第一数据焊盘中的至少一个以表示故障状态，其中，所述测试模式控制单元在读取操作完成之后将所述第一数据焊盘中的所述一个控制为粘连状态。

根据本发明的另一个示例性实施例，一种测试半导体存储器件的方法包括以下步骤：将经由数据焊盘输入的数据传送至存储体的第一存储器单元和第二存储器单元；将所述第一存储器单元的数据与所述第二存储器单元的数据进行比较以基于比较结果输出故障检测信号；响应于在所述测试模式期间被激活的测试模式信号和当读取命令输入时被触发的选通信号，通过将所述故障检测信号锁存来产生故障锁存信号；基于所述故障锁存信号和所述测试模式信号来产生故障信号；以及基于所述故障信号，驱动所述数据焊盘中的至少一个以表示故障粘连状态。

附图说明

图1是说明根据本发明的一个示例性实施例的半导体存储器件的框图。

图2是说明图1所示的测试模式控制单元、输出驱动器和管道锁存器单元的框图。

图3是说明图2所示的比较单元的电路图。

图4A是说明图2所示的锁存器单元的电路图。

图4B是说明根据本发明的一个示例性实施例的锁存器单元的操作的时序图。

图5是说明图2所示的测试信号发生单元的框图。

图6是说明图2所示的故障信号输出单元和输出驱动器的电路图。

图7A和图7B是说明根据本发明的一个示例性实施例的半导体存储器件的操作的时序图。

具体实施方式

下面将参照附图更加详细地描述本发明的示例性实施例。然而，本发明可以用不同的方式来实施，并且不应当被理解为限于本文所提出的实施例。确切地说，提供这些实施例是为了使本说明书清楚且完整，并且将会向本领域技术人员完全传达本发明的范围。在本说明书中，相同的附图标记在本发明的各个附图和实施例中表示相同的部件。

图1是说明根据本发明的一个实施例的半导体存储器件的框图。

参见图1，半导体存储器件包括多个存储体例如四个存储体110至140、全局输入/输出(GIO)线驱动器112至144、写入驱动器150和161、管道锁存器单元151和169、多路复用器162、输入/输出(I/O)驱动器172和174以及测试模式控制单元200。