[发明专利]半导体存储器件及其测试电路和测试操作方法

权利要求书

1.一种半导体存储器件，包括：

多个存储体，所述多个存储体每个都包括多个第一存储器单元和多个第二存储器单元；

第一输入/输出单元，所述第一输入/输出单元被配置成在所述第一存储器单元与多个第一数据焊盘之间传送第一数据；

第二输入/输出单元，所述第二输入/输出单元被配置成在所述第二存储器单元与多个第二数据焊盘之间传送第二数据；

路径选择单元，所述路径选择单元被配置成在测试模式期间，传送经由所述第一数据焊盘输入的所述第一数据至所述第一存储器单元和所述第二存储器单元；以及

测试模式控制单元，所述测试模式控制单元被配置成在所述测试模式期间，将所述第一存储器单元的第一数据与所述第二存储器单元的第一数据进行比较，基于比较结果来控制所述第一数据焊盘中的至少一个以表示故障状态，其中，所述测试模式控制单元在读取操作完成之后将所述第一数据焊盘中的所述一个控制为粘连状态。

2.如权利要求1所述的半导体存储器件，其中，所述测试模式控制单元包括：

故障检测单元，所述故障检测单元被配置成将所述第一存储器单元的所述第一数据与所述第二存储器单元的所述第一数据进行比较，以基于比较结果输出故障检测信号；

锁存器单元，所述锁存器单元被配置成响应于在所述测试模式期间被激活的测试模式信号和在读取命令输入时被触发的选通信号，来锁存所述故障检测信号和输出故障锁存信号；

测试信号发生单元，所述测试信号发生单元基于所述故障锁存信号和所述测试模式信号来产生测试信号；以及

故障信号输出单元，所述故障信号输出单元被配置成响应于所述测试信号和在经由所述第一数据焊盘输出数据之后被激活的测试输出信号，来输出故障信号。

3.如权利要求2所述的半导体存储器件，还包括输入/输出驱动器，所述输入/输出驱动器被配置成响应于所述故障信号来驱动所述第一数据焊盘以表示故障状态。

4.如权利要求2所述的半导体存储器件，其中，所述故障检测单元包括：

多个比较单元，所述多个比较单元被配置成将所述第一存储器单元的所述第一数据与所述第二存储器单元的所述第一数据进行比较；以及

求和单元，所述求和单元被配置成基于所述比较单元的输出来输出所述故障检测信号。

5.如权利要求4所述的半导体存储器件，其中，所述比较单元每个都包括异或非门，所述异或非门每个都在相应的第一数据彼此相等时激活其输出信号。

6.如权利要求4所述的半导体存储器件，其中，所述求和单元包括逻辑门，以对所述比较单元的输出执行“与”运算。

7.如权利要求2所述的半导体存储器件，其中，一旦所述故障检测信号被去激活，所述锁存器单元就输出被粘连在特定逻辑电平的所述故障锁存信号，而不管所述选通信号如何。

8.如权利要求2所述的半导体存储器件，其中，所述锁存器单元包括：

延迟控制单元，所述延迟控制单元被配置成将所述选通信号延迟并输出延迟的选通信号；

组合单元，所述组合单元被配置成基于所述延迟的选通信号和所述故障锁存信号而输出时钟信号；以及

D触发器，所述D触发器被配置成通过与所述时钟信号同步地锁存所述故障检测信号来输出所述故障锁存信号。

9.如权利要求8所述的半导体存储器件，其中，所述延迟控制单元具有与所述故障检测单元产生所述故障检测信号所花费的时间相对应的延迟量，以便将所述延迟的选通信号与所述故障检测信号同步。

10.如权利要求8所述的半导体存储器件，其中，所述延迟控制单元和所述D触发器响应于所述测试模式信号被使能。

11.如权利要求8所述的半导体存储器件，其中，所述组合单元包括：

第一逻辑门，所述第一逻辑门被配置成对所述延迟的选通信号和所述故障锁存信号执行“或非”运算；以及

第二逻辑门，所述第二逻辑门被配置成将所述第一逻辑门的输出反相以输出所述时钟信号。

12.如权利要求2所述的半导体存储器件，其中，所述测试信号发生单元对所述故障锁存信号和所述测试模式信号执行“与”运算。