[发明专利]半导体结构及方法

说明书

技术领域

本发明涉及半导体领域，更具体地，涉及半导体结构及方法。

背景技术

由于集成电路(IC)的发展，半导体工业一直在寻求持续改进IC性能或尺寸。这些改进的重点很多都放在更小的部件尺寸上，以便IC的速度得以提高。通过减小部件尺寸，IC上的器件(例如，晶体管，二极管，电阻器，电容器等)的密度增大。由于密度的增大，器件之间的距离通常减小，这使得器件之间的电阻和电容更小。因此，阻容(RC)时间常数得以降低。

通过减小器件尺寸和增大密度，对材料和处理过程的挑战普遍产生。在某些情况下，通过增大密度，减小了在其中沉积某些材料的容积的尺寸。这种尺寸的减小可以使通常的处理过程和沉积技术无法提供适合的结构。例如，用于填充减小容积的沉积材料可能实际上无法填充该容积。因此，在这些容积中可能出现空隙。

如果半导体结构有空隙出现，那么该结构可以是有缺陷的。例如，空隙可以导致泄漏问题发生，从而使得该结构无法使用。因此，对于减小器件尺寸技术而言，结构产量会受到通常的处理过程和沉积技术的负面影响。

发明内容

为了解决现有技术中所存在的缺陷，根据本发明的一个方面，提供了一种半导体结构，包括：至少两个处于衬底上的栅极结构，所述栅极结构限定了处于所述栅极结构之间的凹槽，所述凹槽在垂直方向上限定出深度，所述深度从至少一个所述栅极结构的顶面到所述衬底的顶面下方，所述深度在所述衬底的隔离区域内延伸；处于所述凹槽中的填充材料，所述填充材料具有在所述垂直方向上的第一厚度；以及处于所述凹槽中和填充材料上方的层间介电层，所述层间介电层具有在至少一个所述栅极结构的顶面下方在所述垂直方向上的第二厚度，所述第一厚度大于所述第二厚度。

该半导体结构进一步包括处于所述凹槽中的蚀刻停止层，所述层间介电层处于所述蚀刻停止层上方。

在该半导体结构中，处于所述凹槽中的层间介电层具有横向宽度，所述横向是从一个所述栅极结构朝向另一个所述栅极结构，所述第二厚度与所述宽度的比等于或小于1.5；或者所述凹槽具有横向宽度，所述宽度是从一个所述栅极结构到另一个所述栅极结构，所述深度与所述宽度的比等于或大于3；或者所述填充材料的顶面高于所述衬底的顶面；或者所述填充材料是氮化硅。

根据本发明的另一方面，提供了一种半导体结构，包括：第一栅极结构，处于衬底上，所述第一栅极结构至少部分地处于隔离区域上方；第二栅极结构，处于所述衬底上，所述第二栅极结构至少部分地处于所述隔离区域上方，所述隔离区域具有处于所述第一栅极结构和所述第二栅极结构之间的凹槽；填充材料，处于所述凹槽中，所述填充材料具有第一厚度，所述第一厚度在从所述凹槽的底面朝向所述衬底的顶面的第一方向上；以及层间介电层，位于所述第一栅极结构和所述第二栅极结构上方，部分层间介电层位于所述第一栅极结构和所述第二栅极结构之间，所述部分层间介电层具有第二厚度，所述第二厚度在从所述层间介电层的底面到至少一个所述第一栅极结构的顶面的第二方向上，所述第二厚度小于所述第一厚度。

在该半导体结构中，所述部分层间介电层具有宽度，所述宽度在从所述第一栅极结构朝向所述第二栅极结构的第三方向上，所述第二厚度与所述宽度的比等于或小于1.5；或者所述凹槽具有宽度，所述宽度在从所述第一栅极结构朝向所述第二栅极结构的第三方向上，所述凹槽的底面与所述第一栅极结构和所述第二栅极结构中至少一个的顶面之间存在距离，所述距离与所述宽度的比等于或大于3；或者所述填充材料的顶面高于所述衬底的顶面；或者所述填充材料是氮化硅。

该半导体结构进一步包括处于所述第一栅极结构和所述第二栅极结构上方及所述第一栅极结构和所述第二栅极结构之间的蚀刻停止层，所述层间介电层处于所述蚀刻停止层的上方；或者所述填充材料是氮化硅。

根据本发明的又一方面，提供了一种用于形成半导体结构的方法，所述方法包括：提供衬底、至少两个处于所述衬底上的栅极结构、均处于所述衬底中的隔离区域上方的所述栅极结构的相应端部、处于所述栅极结构之间的隔离区域中的凹槽；在所述凹槽内和所述栅极结构之间沉积填充材料；以及在所述填充材料和所述栅极结构上方沉积层间介电层，所述层间介电层处于所述栅极结构之间，所述层间介电层具有从至少一个所述栅极结构的顶面到所述栅极结构之间的所述层间介电层的底面的第一距离，所述填充材料具有从所述凹槽的底部到所述填充材料的顶面的第二距离，所述第二距离大于所述第一距离。