[发明专利]掺杂的多晶硅栅极的制作方法、MOS晶体管及其制作方法有效
| 申请号： | 201110391707.6 | 申请日： | 2011-11-30 |
| 公开（公告）号： | CN102376557A | 公开（公告）日： | 2012-03-14 |
| 发明（设计）人： | 霍介光;赵立新 | 申请（专利权）人： | 格科微电子(上海)有限公司 |
| 主分类号： | H01L21/28 | 分类号： | H01L21/28;H01L21/336;H01L29/78;H01L29/423 |
| 代理公司： | 北京市金杜律师事务所 11256 | 代理人： | 郑立柱 |
| 地址： | 201203 上海*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 掺杂 多晶 栅极 制作方法 mos 晶体管 及其 | ||
1.一种掺杂的多晶硅栅极的制作方法，包括下述步骤：
提供半导体衬底，所述半导体衬底上形成有多晶硅层；
在所述多晶硅层上形成合金层，所述合金层厚度不超过400埃；
图形化所述多晶硅层与合金层以形成多晶硅栅极；
对所述半导体衬底注入离子，以在所述多晶硅栅极两侧的半导体衬底中形成离子掺杂区并且在所述多晶硅栅极中掺杂所述离子。
2.根据权利要求1所述的制作方法，其特征在于，所述合金层的厚度为100至400埃。
3.根据权利要求1所述的制作方法，其特征在于，所述合金层包括硅化钨、氮硅化钨或氮化钨。
4.根据权利要求1所述的制作方法，其特征在于，所述多晶硅层的厚度为500至2000埃。
5.根据权利要求1所述的制作方法，其特征在于，所述形成合金层的步骤进一步包括：
通过化学气相沉积方式在所述多晶硅层上沉积合金材料。
6.根据权利要求1所述的制作方法，其特征在于，所述形成合金层的步骤进一步包括：
在所述多晶硅层上沉积金属；以及
对所述半导体衬底进行退火处理以在所述多晶硅层表面形成所述合金层。
7.根据权利要求1所述的制作方法，其特征在于，所述注入离子为砷离子，其能量为60至90keV，注入剂量为3×1015cm-2至6×1015cm-2。
8.根据权利要求1所述的制作方法，其特征在于，所述注入离子为硼离子，其能量为4至9keV，注入剂量为3×1015cm-2至6×1015cm-2。
9.一种MOS晶体管的制作方法，其特征在于，包括根据权利要求1至8中任一项所述的掺杂的多晶硅栅极的制作方法。
10.一种MOS晶体管，其特征在于，包括：
多晶硅栅极，其形成于半导体衬底上，所述多晶硅栅极掺杂为第一导电类型，其中所述多晶硅栅极具有位于其上的合金层；以及
源区与漏区，其形成在所述多晶硅栅极两侧的所述半导体衬底中，所述源区与所述漏区掺杂为与所述多晶硅栅极相同的导电类型，并且其中所述源区与所述漏区的表面不形成所述合金层。
11.根据权利要求10所述的MOS晶体管，其特征在于，所述合金层的厚度为100至400埃。
12.根据权利要求10所述的MOS晶体管，其特征在于，所述合金层包括硅化钨、氮硅化钨或氮化钨。
13.根据权利要求10所述的MOS晶体管，其特征在于，所述多晶硅栅极具有厚度为500至2000埃的多晶硅层。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于格科微电子(上海)有限公司，未经格科微电子(上海)有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201110391707.6/1.html，转载请声明来源钻瓜专利网。
- 上一篇：印刷方法及被印刷体
- 下一篇：基于地址库的信息分配系统
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
