[发明专利]监控用于集成无源器件的半导体衬底测试结构和测试方法

说明书

技术领域

本发明涉及半导体器件制造领域，更具体地说，本发明涉及一种监控用于集成无源器件的半导体衬底测试结构以及监控用于集成无源器件的半导体衬底测试方法。

背景技术

在半导体芯片制造过程中，对于高频(例如不小于2.4G)应用，很多情况下需要在电路中集成一些无源器件。

对于这种集成用于高频应用的无源器件的工艺，高电阻的半导体衬底可以提供高Q及高电感。所以，希望采用高电阻的半导体衬底来进行集成用于高频应用的无源器件的工艺。

但是，通常用于半导体器件制造的半导体衬底的电阻率都比较小(≤50Ωcm)，从而使得高频信号(例如射频信号)会在电路中产生损耗；这是因为穿透半导体衬底的磁场会造成损失，并且降低电感及Q系数的值。在该半导体衬底上形成的电感器仅仅提供大约10左右的Q系数。集成用于高频应用的无源器件的工艺一般要求具有1000-10000Ωcm数量级的高电阻率的半导体衬底来抑制这些寄生现象。

半导体衬底电阻的改变在半导体工艺变换时将影响Q系数。

也就是说，期望的是，提供高阻(例如阻抗至少是1000ohm-cm)的半导体衬底，以防止工艺过程中半导体衬底电阻变低，因为半导体衬底电阻变低会影响器件特性。所以，希望能够设法通过测试图案来监控工艺变化情况下的半导体衬底的电阻率。

发明内容

本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种通过测试图案来监控工艺变化情况下的半导体衬底的电阻率的监控用于集成无源器件的半导体衬底的测试结构和测试方法。

根据本发明的第一方面，提供了一种监控用于集成无源器件的半导体衬底的测试结构，其包括：分别连接至电感电容电阻测试仪的两端的所述半导体衬底上的半导体电路的顶层金属层中的相隔特定距离的第一金属线与第二金属线，其中在所述电感电容电阻测试仪的一端加测试信号来获取C-V曲线，并且通过所述C-V曲线判断半导体衬底的掺杂浓度。

优选地，在上述监控用于集成无源器件的半导体衬底的测试结构中，所述无源器件用于高频应用。

根据该监控用于集成无源器件的半导体衬底的测试结构，C-V曲线反应了金属-氧化物-衬底电容器的特征，而金属-氧化物-衬底电容器的特征是随着半导体衬底掺杂浓度的变化而变化的，从而该C-V曲线反应了半导体衬底掺杂浓度。进而，可以通过半导体衬底掺杂浓度来判断半导体衬底的电阻率的变化。

根据本发明的第二方面，提供了一种监控用于集成无源器件的半导体衬底的测试方法，其包括：将所述半导体衬底上的半导体电路的顶层金属层中的相隔特定距离的第一金属线与第二金属线分别连接至电感电容电阻测试仪的两端，并且在所述电感电容电阻测试仪的一端加测试信号来获取C-V曲线，并且通过所述C-V曲线判断半导体衬底的掺杂浓度。

优选地，在上述监控用于集成无源器件的半导体衬底的测试方法中，所述无源器件用于高频应用。

同样，根据该监控用于集成无源器件的半导体衬底的测试结方法，C-V曲线反应了金属-氧化物-衬底电容器的特征，而金属-氧化物-衬底电容器的特征是随着半导体衬底掺杂浓度的变化而变化的，从而该C-V曲线反应了半导体衬底掺杂浓度。进而，可以通过半导体衬底掺杂浓度来判断半导体衬底的电阻率的变化。

附图说明

结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：

图1示意性地示出了根据本发明实施例的监控用于集成无源器件的衬底的测试结构。

图2示意性地示出了根据本发明实施例的监控用于集成无源器件的衬底的测试结构的等效电路图。

图3示意性地示出了根据本发明实施例的监控用于集成无源器件的衬底的测试结构的测试结果。

需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。

具体实施方式

为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。

图1示意性地示出了根据本发明实施例的监控用于集成无源器件的半导体衬底的测试结构。其中，无源器件用于高频应用。

其中，图1中右侧视图示出了左侧视图的局部放大图。