[发明专利]具有双金属栅的CMOS器件及其制造方法

说明书

技术领域

本发明涉及半导体领域，更具体地涉及一种具有双金属栅的CMOS器件及其制造方法。

背景技术

从45nm CMOS集成电路工艺起，随着器件特征尺寸的不断缩小，为抑制短沟道效应，栅绝缘介质层的有效氧化层厚度（EOT）必需同步减少，然而超薄的常规氧化层或氮化氧化层产生严重的栅漏电，因此poly-Si/SiON体系不再适用。

高K材料的界面与内部极化电荷导致器件的阈值调节困难，poly-Si与高K结合产生的费米能级钉扎效应不能适用于MOS器件的阈值调节，所以栅电极必需应用不同金属材料来调节器件阈值。

对于不同MOS器件的阈值调节，比如NMOS与PMOS器件需要不同功函数的金属电极。可采用单一金属后工艺调节方法，然而调节范围有限；最优工艺方法是采用不同金属材料的栅电极，NMOS需要导带金属，PMOS需要价带金属。

图1-6示出了在CMOS集成工艺的现有技术中PMOS与NMOS集成具有不同功函数的金属材料的步骤所形成的器件结构的横截面图。

以常规工艺提供如图1所示的初始结构10。初始结构10包括半导体衬底100，在该半导体衬底中形成的PMOS器件和NMOS器件。其中PMOS器件和NMOS器件包括各自的沟道,在沟道上方形成的栅堆叠（分别包括由氧化物、氮氧化物或者高K介电材料形成的栅绝缘层105A、105B；牺牲栅110A、110B），围绕栅堆叠的侧墙,在侧墙下方的源漏极延伸区，形成在侧墙两侧的源/漏极(S/D)，形成在源/漏极上的硅化物接触(未示出)以及侧墙两侧的层间介电层115。另外，各MOS器件还可以用隔离区彼此隔开，隔离区例如是沟槽隔离（STI）或场隔离区，隔离区材料可以是具有应力的材料或无应力的材料。

去除牺牲栅110A、110B。在优选实施例中，由于上述去除工艺可能对下面的栅绝缘层造成损伤，同时去除栅绝缘层105A、105B并重新制作栅绝缘层105A、105B。随后沉积NMOS功函数调节层120，如图2所示。其中去除牺牲栅的方法包括但不限于刻蚀工艺。沉积工艺包括但不限于化学气相沉积（CVD）、等离子辅助CVD、原子层沉积（ALD）、蒸镀、反应溅射、化学溶液沉积或其他类似沉积工艺，还可以利用任何上述工艺的组合而形成。另外，在本实施例中，先沉积NMOS功函数调节层，但本领域技术人员认识到的那样，也可以先沉积PMOS功函数调节层。

利用掩膜，去除PMOS器件上的NMOS功函数调节层120，接着沉积PMOS功函数调节层125，如图3所示。其中去除NMOS功函数调节层的方法包括但不限于刻蚀工艺。沉积工艺包括但不限于化学气相沉积（CVD）、等离子辅助CVD、原子层沉积（ALD）、蒸镀、反应溅射、化学溶液沉积或其他类似沉积工艺，还可以利用任何上述工艺的组合而形成。此时，NMOS功函数调节层120上存在PMOS功函数调节层125。

沉积填充金属层130，如图4所示。沉积工艺包括但不限于化学气相沉积（CVD）、等离子辅助CVD、原子层沉积（ALD）、蒸镀、反应溅射、化学溶液沉积或其他类似沉积工艺，还可以利用任何上述工艺的组合而形成。

平坦化所述填充金属层130、PMOS功函数调节层125以及NMOS功函数调节层120，直到与层间介电层115表面齐平，如图5所示。

接着，经过其他公知的步骤，例如在源/漏极以及栅堆叠顶面形成另一层间介电层135以用于接触，形成金属接触140从而形成如图6所示的MOS器件。在任何情况下，为了不模糊本发明的本质，本领域技术人员可参照其他公开文献和专利来了解这些步骤的细节。

在上述常规工艺中，去除PMOS器件上的NMOS功函数调节层的步骤易造成对PMOS器件的栅绝缘层105A的损伤。虽然可以加入刻蚀阻挡层，但这会造成工艺复杂度提高，以及金属栅调节器件阈值能力的削弱。另外，在NMOS器件中，在后沉积的PMOS功函数调节层125沉积在NMOS功函数调节层120上，对NMOS器件的阈值调节有负面影响。

考虑到上述原因,对于CMOS器件仍然需要一种新的制造方法以及器件，其能够克服上面所述的损伤和负面影响。

发明内容