[发明专利]半导体存储器件及其操作方法

权利要求书

1.一种半导体存储器件，包括：

第一存储器组和第二存储器组，所述第一存储器组和所述第二存储器组每个都包括存储器单元和冗余存储器单元；

分配给所述第一存储器组的第一主页缓冲器和分配给所述第二存储器组的第二主页缓冲器，其中，所述第一主页缓冲器和所述第二主页缓冲器被配置成每个都储存用于各个存储器组的存储器单元的编程操作或读取操作的数据；

分配给所述第一存储器组的至少一个第一冗余页缓冲器和分配给所述第二存储器组的至少一个第二冗余页缓冲器，其中，所述第一存储器组的所述至少一个冗余页缓冲器和所述第二存储器组的所述至少一个冗余页缓冲器每个都被配置成将用于各个存储器组的缺陷列的数据储存在各个存储器组的至少一个冗余存储器单元中；以及

数据传输电路，所述数据传输电路被配置成在所述编程操作之前将数据从所述第一主页缓冲器中与所述第一存储器组的缺陷列相对应的第一主页缓冲器传输至所述至少一个第二冗余页缓冲器，以及在所述读取操作之后将所述至少一个第二冗余页缓冲器的数据传输至与所述第一存储器组的缺陷列相对应的所述第一主页缓冲器。

2.如权利要求1所述的半导体存储器件，其中，所述第一主页缓冲器和所述至少一个第一冗余页缓冲器耦接在所述第一存储器组与第一内部数据线之间，所述第二主页缓冲器和所述至少一个第二冗余页缓冲器耦接在所述第二存储器组与第二内部数据线之间。

3.如权利要求2所述的半导体存储器件，其中，所述数据传输电路包括：

第一数据I/O电路，所述第一数据I/O电路耦接在所述第一内部数据线与第一数据线之间，被配置成感测与所述第一存储器组的缺陷列相对应的所述第一主页缓冲器的数据并将感测的数据传输至所述第一数据线，以及被配置成将经由所述第一数据线接收的数据传输至与所述第一存储器组的缺陷列相对应的第一主页缓冲器；

第二数据I/O电路，所述第二数据I/O电路耦接在所述第二内部数据线与第二数据线之间，被配置成将经由所述第二数据线接收的数据传输至所述至少一个第二冗余页缓冲器，以及被配置成感测所述至少一个第二冗余页缓冲器的数据并将感测的数据传输至所述第二数据线；

数据线多路复用器，所述数据线多路复用器耦接在所述第一和第二数据线与全局数据线之间，被配置成响应于组选择信号将所述第一数据I/O电路或所述第二数据I/O电路的数据传输至所述全局数据线，以及将经由所述全局数据线接收的数据传输至所述第一数据I/O电路或所述第二数据I/O电路；以及

内部数据传输电路，所述内部数据传输电路被配置成响应于数据传输信号而储存所述数据线多路复用器的数据，以及将储存的所述数据线多路复用器的数据传输至所述数据线多路复用器，其中，所述第一数据I/O电路的数据被传输至所述第二数据I/O电路，所述第二数据I/O电路的数据被传输至所述第一数据I/O电路。

4.一种操作半导体存储器件的方法，包括以下步骤：

向与第一存储器组相对应的第一主页缓冲器和至少一个第一冗余页缓冲器、以及与第二存储器组相对应的第二主页缓冲器和至少一个第二冗余页缓冲器输入数据；

当所述第一存储器组内的缺陷列的数量大于所述第一存储器组内利用所述至少一个冗余页缓冲器可修复的缺陷列的总数时，将输入至所述第一主页缓冲器中的与所述第一存储器组的缺陷列相对应的第一主页缓冲器的数据传输至所述第二冗余页缓冲器；以及

执行用于将所述第一主页缓冲器和所述第二主页缓冲器的数据、所述至少一个第一冗余页缓冲器和所述至少一个第二冗余页缓冲器的数据储存在所述第一存储器组和所述第二存储器组的存储器单元和冗余存储器单元中的编程操作。

5.如权利要求4所述的方法，其中，在将所述数据输入至所述至少一个第一冗余页缓冲器的步骤中，当所述第一存储器组内的缺陷列的总数小于所述第一存储器组内利用所述至少一个冗余页缓冲器可修复的缺陷列的总数时，将要输入至所述第一主页缓冲器中的与所述第一存储器组的缺陷列相对应的第一主页缓冲器的数据输入至所述至少一个第一冗余页缓冲器。

6.如权利要求4所述的方法，其中，在输入数据的步骤之后，还包括以下步骤：当所述第一存储器组内的缺陷列的总数小于所述第一存储器组内利用所述至少一个冗余页缓冲器可修复的缺陷列的总数时，将输入至与所述第一存储器组的缺陷列相对应的所述第一主页缓冲器的数据传输至所述至少一个第一冗余页缓冲器。