[发明专利]待测传感器芯片的电学引出结构及其应用

说明书

技术领域

本发明属于集成电路制造、封装和测量技术领域。具体是指待测传感器芯片的电学引出结构及其应用。

背景技术

随着集成电路封装技术向小型化、高密度和三维封装等方向的发展，以及芯片面积不断增加，封装引起的芯片应力问题日益突出，已成为器件失效的主要原因之一。因此，进行封装应力的测试与分析成为改进封装工艺，提高器件可靠性的重要环节。与传统的应力测试方法相比，利用硅的压阻效应制造的应力测试芯片与常规集成电路工艺兼容，测量设备比较简单，测试结果能反映芯片实际受力情况，是进行集成电路封装应力测量的有力工具。

压阻应力传感器是利用硅的压阻效应，通过测量附加应力导致的电阻阻值变化来计算得到芯片表面的应力分布状态。由于集成电路制造中采用的是基于(100)晶面的硅片作为基底，为了真实地模拟集成电路封装过程中的应力分布，所以压阻传感器一般是制作在(100)硅衬底上的。为了标定硅的压阻传感器的三个压阻系数∏₁₁、∏₁₂、和∏₄₄以及测试不同方向的应力，制作的多个掺B或P电阻一般都是沿<100>和<110>不同晶向的，应力传感器的测试结构就逐步形成了2元素、3元素、偏轴3元素、4元素及6元素等沿不同晶向的多种结构，而这类压阻传感器只局限于硅片面内应力的测量，还无法获得面外应力的信息。最近，通过CMOS(Complementary Metal Oxide Semiconductor)工艺制作的应力传感器(Marc Baumann，IEEE SENSORS 2009 Conference，441)，利用沿垂直于硅片方向的压阻效应，实现了从面内到面外的应力测量。

一般而言，应力传感器测量输出与应力在理论上呈线性比例关系，测试传感器封装前，其输出应该为零，但由于传感器在制造工艺过程会引入残余应力，同时测试坏境特别是温度的影响很大，致使传感器封装前的测试输出并不为零，且传感器输出与应力偏离线性比例关系，因此，测试传感器芯片封装前的输出以及测试芯片的温度至关重要，是影响封装应力测量准确性的一个重要问题。

常规的前值标定方法一般是利用探针压到待测芯片的焊盘上获得的，而后再通过金属焊线连接外部测量装置测得传感器封装后的值(图1)，图1(a)为传感器封装前的前值测量示意图，通过探针1压到测试芯片2上，并将探针的另一端连接外部测试装置测得前值输出，图1(b)为传感器封装后测试输出的示意图，将传感器通过金属引线3连接到基板6上，盖上管壳4完成封装后，并由焊线5连接外部测试装置测得传感器封装后值，通过比较前后值得到应力大小，而由于前值测量时探针压到测量芯片上本身也引入应力，使封装前值测量存在误差，且传感器封装前后的测试方式不同，因此，这种类型的应力测量方法只能用于比较不同封装工艺条件下引入的应力相对大小，无法实现某一封装工艺过程中引入应力的绝对精确测量。

现有的应力传感器的另一个问题是，传感器在封装完成前没有实现电学引出，也就无法实现对封装过程中应力变化的实时监控。

发明内容

本发明要解决的技术问题是提供一种待测传感器芯片的电学引出结构，并利用该结构实现封装应力的精确测量及实时在线监控应力的分布。

为了解决上述技术问题，本发明采用如下技术方案：待测传感器芯片的电学引出结构，其特征在于：所述待测传感器芯片(16)上设有焊盘(9)以及位于焊盘(9)上的金属焊点(10)；该电学引出结构还包括设有焊盘和互连线的柔性基板(14)，所述待测传感器芯片通过金属焊点(10)倒装焊于柔性基板(14)的焊盘上；通过柔性基板(14)的焊盘由焊线(15)实现电学引出。

作为本发明的优选技术方案之一，所述待测传感器芯片包括衬底、制备在所述衬底上的应力传感器(12、13)和温度传感器(11)。

作为本发明的优选技术方案之一，所述衬底为(100)硅片或SOI片。

作为本发明的优选技术方案之一，所述应力传感器是通过掺杂浓度为10¹⁵/cm³～10¹⁹/cm³范围的硼和磷制作而成的压敏电阻或者MOS器件。

作为本发明的优选技术方案之一，所述温度传感器为沉积厚度50～200纳米的金属铂。

作为本发明的优选技术方案之一，所述柔性基板(14)为梳齿形状；该柔性基板(14)梳齿端悬在空中，另一端固定；所述待测传感器芯片(16)倒装焊于该柔性基板(14)的梳齿端。