[发明专利]半导体装置及其制造方法

说明书

相关申请的交叉引用

本申请是基于并要求2011年3月24日提出的、在先日本申请No.2011-066544的优先权，其全部内容在此引用以作参考。

技术领域

本文中描述的实施方式主要涉及半导体装置及其制造方法。

背景技术

根据对半导体装置的高效率化和节能化的要求，需要其小型化、高耐压化和低通态电阻化。例如，在槽形栅型的MOSFET(Metal Oxide Semiconductor Field Effect Transistor：金属氧化物半导体场效应型晶体管)中，在对源-漏间施加电压时，使漂移层耗尽化来确保耐压。期望在半导体装置中维持低通态电阻的状态下进一步提高耐压。

发明内容

本发明的实施方式提供一种能够实现在维持低通态电阻的状态下提高耐压的半导体装置及其制造方法。

本实施方式涉及的半导体装置具备第一导电型的第一半导体区域、第二导电型的第二半导体区域、第一导电型的第三半导体区域、控制电极、第一主电极、内部电极和绝缘区域。

上述第二半导体区域设置在上述第一半导体区域的主面上。

上述第三半导体区域设置在上述第二半导体区域之上。

上述控制电极设置在贯通上述第三半导体区域和上述第二半导体区域直至上述第一半导体区域的沟槽的内侧，在沿上述主面的第一方向上延伸。

上述第一主电极与上述第三半导体区域导通，设置在上述沟槽的外侧。

上述内部电极与上述第一主电极导通，在上述沟槽的内侧，与上述控制电极相间隔地设置。

上述绝缘区域设置在上述沟槽内壁与上述第一主电极之间、以及上述沟槽内壁与上述内部电极之间。

上述内部电极具有第一内部电极部和第二内部电极部。

上述第一内部电极部在上述沟槽的内侧，设置在比上述控制电极靠沟槽的底面侧的第一区域。

上述第二内部电极部在上述沟槽的内侧，设置在上述第一区域与上述第一主电极之间的第二区域。

在沿上述主面的方向中，在与上述第一方向正交的第二方向上，上述第一内部电极部与上述沟槽内壁之间的间隔，比上述第二内部电极部与上述沟槽内壁之间的间隔宽。

根据本发明的实施方式，能够提供一种能够实现在维持低通态电阻的状态下提高耐压的半导体装置及其制造方法。

附图说明

图1是例示第一实施方式涉及的半导体装置的结构的示意图。

图2是第一实施方式涉及的半导体装置的模式平面图。

图3是说明内部电极与沟槽之间的间隔的示意图。

图4(a)～图5(b)是例示沟槽和电场分布的示意图。

图6(a)～图8(f)是例示半导体装置的制造方法的示意剖视图。

图9是说明第三实施方式涉及的半导体装置的示意剖视图。

图10是说明第四实施方式涉及的半导体装置的示意剖视图。

具体实施方式

以下，基于附图说明本发明的实施方式。

再有，附图是示意性的或概念性的图，各部分的厚度与宽度的关系、部分间的大小比系数等，未必与现实相同。此外，即使在表示相同部分时，有时也根据附图而相互的尺寸和比系数被不同地表示。

此外，在本说明书和各图中，关于已出现过的附图，对与前面相同的要素标记相同的符号，并适当省略详细的说明。

此外，在以下说明中，作为一例，举出了设第一导电型为n型、第二导电型为p型的具体例。

(第一实施方式)

图1是例示第一实施方式涉及的半导体装置的结构的示意图。

图2是第一实施方式涉及的半导体装置的示意平面图。

首先，基于图2说明本实施方式涉及的半导体装置110的平面结构。

如图2所示，半导体装置110具备单元区域A和包围单元区域A的终端区域B。单元区域A包含发挥半导体器件作用的器件部100。器件部100的控制电极50在单元区域A内沿主面延伸。

在此，设控制电极50延伸的方向为Y轴方向(第一方向)。此外，设沿主面的方向中与Y方向正交的方向为X轴方向(第二方向)。此外，设与X轴和Y轴正交的方向为Z轴方向(第三方向)。此外，设Z轴方向中的、从第一半导体区域10朝向第二半导体区域20的方向为上(上侧)，其反向为下(下侧)。