|
|
钻瓜专利网为您找到相关结果 8个，建议您 升级VIP下载更多相关专利
- [发明专利]半导体装置-CN201510546433.1有效
-
原琢磨;野津哲郎
-
株式会社东芝
-
2015-08-31
-
2019-08-13
-
H01L29/78
- 根据一个实施方式的半导体装置，包括元件区域和包围所述元件区域的终端区域，该半导体装置还包括：具有第一导电型的第一半导体区域；具有第二导电型并被设置在所述第一半导体区域上的第二半导体区域；具有所述第一导电型并被设置在所述第二半导体区域上的第三半导体区域。第一电极与所述第一半导体区域电连接，第二电极与所述第三半导体区域电连接。第三电极和第四电极位于所述元件区域中。从所述第一电极到所述第三电极的距离比从所述第一电极到所述第四电极的距离短。
- 半导体装置
- [发明专利]半导体装置-CN201410061091.X有效
-
野津哲郎
-
株式会社东芝
-
2014-02-24
-
2018-01-05
-
H01L29/78
- 一种半导体装置，具备第一导电型的半导体基板。第一导电型的第一半导体层设置于半导体基板的第一面上。第一导电型的第二半导体层设置于第一半导体层上。多个栅电极的一端位于第二半导体层，另一端位于第一半导体层，多个栅电极在第一方向上延伸。栅极绝缘膜设置于第一半导体层与栅电极之间。第一绝缘膜设置于第二半导体层与栅电极之间，比栅极绝缘膜厚。第一电极在互相邻接的栅电极间设置于比另一端浅的位置，与第一半导体层、第二半导体层以及第一绝缘膜相接。第二电极设置于半导体基板的与第一半导体层相反的一侧。
- 半导体装置
- [发明专利]半导体装置-CN201410714978.4在审
-
加藤俊亮;川口雄介;野津哲郎
-
株式会社东芝
-
2014-12-01
-
2016-01-13
-
H01L29/78
- 一种半导体装置，在第1导电型的半导体基板上，依次设有第1导电型的第1半导体层、第2导电型的第2半导体层以及第1导电型的第3半导体层。形成有：第1沟槽，将第2半导体层及第3半导体层贯通；第2沟槽，与第1沟槽离开；第3沟槽，与第2沟槽离开；第1槽，设置成俯视观察时与将第1沟槽、第2沟槽及第3沟槽连结的方向平行，具备：第1至第3绝缘膜，分别设在第1至第3沟槽的内部；第1至第3导电部，分别设在第1至第3沟槽的内部，并分别设在第1至第3绝缘膜的内侧；源极，与第1至第3导电部电连接，并设在第3半导体层上；第4绝缘膜，设在第1槽的内部；栅极，设在第4绝缘膜的内侧；以及漏极，设在半导体基板的背面侧。
- 半导体装置
- [发明专利]半导体装置-CN201410398381.3在审
-
川口雄介;野津哲郎;加藤俊亮
-
株式会社东芝
-
2014-08-13
-
2015-09-16
-
H01L29/78
- 本发明提供耐压高的半导体装置。包含第1和第2区域的半导体装置具备：第1电极、第1、第2半导体层、设置在第2区域的第3半导体层、多个第2、第3电极、第3绝缘膜、第4电极、第4绝缘膜、第5电极。第2电极隔着第1绝缘膜与第1区域的第2及第1半导体层及第2区域的第3、第2及第1半导体层对置。第3电极隔着第2绝缘膜与第1区域的第2及第1半导体层及第2区域的第3、第2及第1半导体层对置，在第2区域中的部分相互分离地设置。第3绝缘膜在第1区域的第2半导体层及第3电极上。第4电极在第1区域的第3绝缘膜及多个第2电极上。第4绝缘膜在第2区域的第2电极上。第5电极在第2区域的第3半导体层、第4绝缘膜及第3电极上。
- 半导体装置
- [发明专利]半导体装置-CN201310322233.9无效
-
野津哲郎
-
株式会社东芝
-
2013-07-29
-
2014-10-01
-
H01L29/78
- 本发明提供一种具有高可靠性的半导体装置。半导体装置具有：元件区域，形成半导体元件；以及周边区域，夹着所述元件区域。周边区域具有第1绝缘层、第2绝缘层、场板电极、以及第1层。第1绝缘层从半导体层的第1位置到位于第1位置上方的第2位置被形成为筒状。第2绝缘层形成为从半导体层的第2位置到位于第2位置上方的第3位置，并且形成为比第1绝缘层薄且具有比第1绝缘层的内径大的内径的筒状。场板电极设置于第1绝缘层以及第2绝缘层的内侧，在上部具有凹部。第1层设置于凹部，由与场板电极不同的材料构成。
- 半导体装置
- [发明专利]半导体装置及其制造方法-CN201310053696.X无效
-
野津哲郎
-
株式会社东芝
-
2013-02-19
-
2014-03-26
-
H01L29/78
- 提供一种耐性高、使制造成品率提高的半导体装置。实施方式的半导体装置具备：第1导电型的第1半导体层；设置在第1半导体层之上的第2导电型的第2半导体层；设置在第2半导体层之上的第1导电型的第1半导体区域；与设置在第2半导体层之上的第1半导体区域相接的第2导电型的第2半导体区域，第2半导体区域具有比第2半导体层高的杂质元素浓度；隔着第1绝缘膜而与第1半导体区域、第2半导体层、以及第1半导体层相接的第1电极；隔着第2绝缘膜而与第2半导体区域相接的第2电极；与第1半导体区域以及第2半导体区域连接的第3电极；以及与第1半导体层电连接的第4电极。
- 半导体装置及其制造方法
- [发明专利]半导体装置及其制造方法-CN201110250363.7无效
-
野津哲郎
-
株式会社东芝
-
2011-08-29
-
2012-09-26
-
H01L29/41
- 本发明提供一种能够实现在维持低通态电阻的状态下提高耐压的半导体装置及其制造方法。实施方式涉及的半导体装置具备第一半导体区域、第二半导体区域、第三半导体区域、控制电极、第一主电极、内部电极和绝缘区域。控制电极设置在沟槽的内侧。第一主电极与第三半导体区域导通，设置在沟槽的外侧。内部电极设置在沟槽内，与第一主电极导通。绝缘区域设置在沟槽内壁与第一主电极之间以及沟槽内壁与内部电极之间。内部电极具有包含在比控制电极靠沟槽底面侧的第一区域中的第一内部电极部、和包含在第一区域与第一主电极之间的第二区域中的第二内部电极部。第一内部电极部与沟槽内壁之间的间隔，比第二内部电极部与沟槽内壁之间的间隔宽。
- 半导体装置及其制造方法
- [发明专利]半导体器件-CN200410047237.1无效
-
杉山亨;野津哲郎;森塚宏平
-
株式会社东芝
-
2004-05-28
-
2005-02-02
-
H01L29/737
- 本发明提供一种适用于高频放大器的半导体器件，具有：由n型GaAs层构成的集电极接触层、由形成在上述集电极接触层上的n型GaAs层构成的第1集电极层、由形成在上述第1集电极层上的p型GaAs层构成的第2集电极层、由形成在上述第2集电极层上的n型InGaP层构成的第3集电极层、由形成在上述第3集电极层上，杂质浓度比上述第3集电极层高的n型InGaP层构成的第4集电极层、由形成在上述第4集电极层上的n型GaAs层构成的第5集电极层、由形成在上述第5集电极层上的p型GaAs层构成的基极层以及由形成在上述基极层上的n型InGaP层构成的发射极层。
- 半导体器件
|
