[发明专利]沟槽金属氧化物半导体场效应管的制造方法

说明书

技术领域

本发明涉及沟槽金属氧化物半导体场效应管(Metal Oxide Semiconductor Field Effect Transistors，简称MOSFET)，尤其涉及一种沟槽MOSFET的制造方法。

背景技术

在过去的几十年里，半导体器件(例如：各种不同应用上所使用的功率金属氧化物半导体场效应管(Metal Oxide Semiconductor Field Effect Transistors，简称MOSFET))一直备受关注。20世纪70年代中期，出现了平面式MOSFET；到了上个世纪80年代末，沟槽MOSFET开始进入功率MOSFET市场，沟槽MOSFET通过采用动态随机存取存储器(dynamic random access memory，简称DRAM)沟槽技术，提高了MOSFET的漏极和源级之间的特征导通电阻。

由于采用垂直沟道以获得更为合适的单元栅距，这就使得沟槽MOSFET在电流密度上优于平面MOSFET。然而，沟槽MOSFET的栅-漏电荷(称为Q_GD)却很高，较高的Q_GD会限制沟槽MSOFET的供电能力。以现有技术中的W型栅极沟槽MOSFET(WMOSFET)为例，通过采用传统的硅的局部氧化(local oxidation of silicon，简称LOCOS)工艺形成沟槽底部氧化(trench bottom oxide，简称TBO)结构，以降低WMOSFET的Q_GD。然而，由LOCOS工艺形成的WMOSFET中的TBO的应力(包括众所周知的鸟嘴效应)会引起长期可靠性问题。从晶圆(wafer)中心到晶圆边缘的沟槽深度的不一致也会影响WMOSFET的一些参数，例如：特征导通电阻的西格玛(sigma)参数、击穿电压(Breakdown Voltage，简称BV)等。通过曲线底面的沟槽底部注入(称为沟槽底部掺杂(Trench Bottom Doping，简称TBD))会使TBO区域的下方形成起伏的掺杂的剖面形状，这就很难控制诸如特征导通电阻、击穿电压等参数。此外，为了实现正确的注入分布，需要进行多次沟槽底部注入，从而使过程复杂化，并且增加了成本。另外，沟槽MOSFET的制造工艺是向下进行，在工艺制造中很难控制每一层的注入厚度和注入分布。

图1A-图1C为现有技术中的MOSFET的衬底上部的图案化氧化层上的外延(epi)层的剖视图。在20世纪70年代早期，如图1A所示，硅和砷化镓的选择性外延生长(Selective Epitaxial Growth，简称SEG)得到应用。之后，如图1B和图1C中分别所示，在许多应用中，侧向外延生长(Epitaxial Lateral Overgrowth，简称ELO)以及合并外延层横向过生长(merged epitaxial lateral overgrowth，简称MELO)取代了选择性外延生长。然而，由于氧杂质的原因，图1A所示的SEG工艺、图1B所示的ELO工艺以及图1C所示的MELO工艺具有较低的单晶硅特性，从而限制了在这种绝缘结构上的外延硅(epi silicon on insulator)上制造而成的器件和集成电路的应用。

发明内容

本发明要解决的技术问题在于提供一种沟槽MOSFET的制造方法，该制造方法能够很容易实现对沟槽MOSFET的每一层的注入分布、形状以及厚度等参数的控制。

为解决上述技术问题，本发明提供一种沟槽金属氧化物半导体场效应管的制造方法；其中，该方法包括：

在衬底上形成第一外延层；

在所述第一外延层上部的多个沟槽区域内形成多个沟槽底部氧化层；

通过合并外延层横向过生长在所述多个沟槽底部氧化层的上部生长出第二外延层；

根据所述多个沟槽底部氧化层的位置对所述第二外延层的局部进行具有终点模式的等离子干法蚀刻，形成沟槽MOSFET的多个沟槽。

上述本发明提供的沟槽MOSFET的制造方法，能够很容易实现对沟槽MOSFET的每一层的注入分布、形状以及厚度等参数的控制；此外，本发明可以大大改进沟槽深度的一致性，并且，由于采用了更加简洁的工艺程序，从而降低沟槽MOSFET的工艺制造成本，提高了沟槽MOSFET的每一层的质量和纯度。

附图说明

以下通过对本发明的一些实施例结合其附图的描述，可以进一步理解本发明的目的、具体结构特征和优点。