[发明专利]沟槽栅型绝缘栅双极晶体管及其制作方法

说明书

技术领域

本发明涉及半导体器件制作工艺技术领域，更具体地说，涉及一种沟槽栅型绝缘栅双极晶体管及其制作方法。

背景技术

绝缘栅双极晶体管(Insulate Gate Bipolar Transistor，IGBT)，兼具电力晶体管(Giant Transistor，GTR)和场效应晶体管(MOSFET)的多项优点，具有良好的特性。其作为新型电力半导体器件的主要代表，被广泛应用于工业、信息、新能源、医学、交通、军事和航空等领域。

最初发展的IGBT具有平面栅结构，后来出现了采用干法刻蚀工艺形成的沟槽栅结构。沟槽栅结构相比平面栅结构而言，可改善IGBT器件的导通特性，降低导通电阻。参考图1，图1为现有技术中常见的一种沟槽栅型IGBT的结构示意图，该沟槽栅型IGBT包括：漂移区1；位于漂移区1正面内的基区2；位于基区2内的发射极区(或源区)3；位于漂移区1内、基区2两侧的栅区4；位于漂移区1背面依次排列的缓冲区6和集电极区(或称漏区)5。在该沟槽栅型IGBT中，由于所述栅区4的形成是以在漂移区1内形成沟槽为前提的，因此，这种结构称为沟槽栅型IGBT。

上述沟槽栅型IGBT在高温状态下工作时，一方面，温度升高，载流子寿命增加，晶体管放大系数变大，导致流过基区2的空穴电流变大；另一方面，温度升高使得空穴的迁移率大大降低，进而使得基区2的电阻增加，最终使所述沟槽栅型IGBT的导通电阻增加。

除此之外，所述沟槽栅型IGBT在工作时，由于电流从漂移区1直接流进垂直沟道而进入发射极区3，因此，该沟槽栅型IGBT的元胞密度增加，饱和电流密度增加，从而使得器件的短路安全工作区(SCSOA)减小。

发明内容

有鉴于此，本发明提供一种沟槽栅型绝缘栅双极晶体管及其制作方法，该晶体管在工作时不仅具有较小的导通电阻，而且具有较小的电流密度，从而可拓宽器件的安全工作区。

为实现上述目的，本发明提供如下技术方案：

一种沟槽栅型绝缘栅双极晶体管，该晶体管包括：

漂移区；

位于漂移区正面内的有效基区；

位于漂移区正面内、有效基区两侧的沟槽栅；

其中，所述沟槽栅包括：与有效基区相邻的有效沟槽栅和远离有效基区的无效沟槽栅。

优选的，在所述沟槽栅型绝缘栅双极晶体管的一个元胞内，有效沟槽栅和无效沟槽栅的个数均为2。

优选的，在所述沟槽栅型绝缘栅双极晶体管的一个元胞内，相邻的有效沟槽栅与无效沟槽栅之间为悬空的无效基区。

优选的，在所述沟槽栅型绝缘栅双极晶体管的一个元胞内，相邻的有效沟槽栅与无效沟槽栅之间为漂移区。

优选的，上述晶体管还包括：

位于有效基区内的发射极区；

位于漂移区背面内依次设置的缓冲区和集电极区。

优选的，所述沟槽栅型绝缘栅双极晶体管为N沟道沟槽栅型绝缘栅双极晶体管。

本发明还提供了一种沟槽栅型绝缘栅双极晶体管制作方法，该方法包括：

采用轻掺杂的硅衬底作为沟槽栅型绝缘栅双极晶体管的漂移区；

在所述漂移区正面内形成有效基区及沟槽栅；

其中，所述沟槽栅包括：与有效基区相邻的有效沟槽栅和远离有效基区的无效沟槽栅。

优选的，上述方法中，在所述漂移区正面内形成有效基区及沟槽栅，具体包括：

通过离子注入工艺在所述漂移区正面内形成基区；

通过光刻、刻蚀工艺在所述漂移区内形成多个沟槽，且所述多个沟槽将基区分割成多个区域，在基区被分割成的多个区域中，中间的一个区域称为有效基区，两边的区域称为无效基区；

在所述多个沟槽内填充栅极材料，从而形成沟槽栅，在所述沟槽栅中，与有效基区相邻的沟槽栅称为有效沟槽栅，远离有效基区的沟槽栅称为无效沟槽栅。

优选的，上述方法中，在所述漂移区正面内形成有效基区及沟槽栅，具体包括：

通过光刻、刻蚀工艺在所述漂移区内形成多个沟槽；

在所述多个沟槽内填充栅极材料，从而形成沟槽栅；

通过离子注入工艺在位于中间的两个沟槽栅之间的漂移区内形成有效基区，其中，与有效基区相邻的沟槽栅称为有效沟槽栅，远离有效基区的沟槽栅称为无效沟槽栅。

优选的，上述方法还包括：

在所述有效基区内形成发射极区；

在所述漂移区背面内形成缓冲区；

在所述缓冲区内形成集电极区。